| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-10-02 09:35 TDCを用いたイメージセンサ用多段ADCのメタステーブル特性 ○申 武雄・池辺将之・本久順一・佐野栄一（北大）  ICD2009-47 |
|
| 抄録 | （和） | いままでに、CMOSイメージセンサの“Single-Slope型A/D”の量子化誤差をTDC: Time to Digital Converterで再計測する方法を提案してきた。InverterによるDelay-line方式に対し、位相の異なるクロック信号を用いたD-FFによるTDCを後段に付加することを検討した。0.25umプロセス200MHz動作をターゲットにしたとき、プロセスの相対及び絶対ばらつきを8%以内に補償し、DNL:±0.25LSB、INL:+0.4LSBでTDC動作を行うことをシミュレーションにより確認した。また、変形サーモコードを活用することで、TDCに用いる記憶素子を半減することが可能となった。12ビットADCに対して、前段9bit、後段3bitを想定した場合、D-FF数13個で本方式ADCを構成可能である。A/D変換器の線形性は、クロックの信号発生器に起因し、DLLまたはPLL部のJitter と発振器の製造バラツキがDNLに大きく作用する。 |
| （英） | We have proposed the method of re-measuring quantizing error of Single-Slope ADC for CMOS imager with TDC (Time-to-Digital Converter). Here, we examined adding TDC by D-FF with multi-phase clock, vis-a-vis Delay-line TDC with CMOS inverters. For the operation at 200MHz using 0.25um process, we verified to compensate the process variation of process within 8%, and to operate TDC in DNL: ±0.25LSB, INL:± 0.4LSB by simulation. In addition, utilizing deformation thermo-code, we reduced D-FFs of TDC. For 12bit A/D Converter, when the first stage 9bit ADC and the second stage 3bit TDC are considered, we can design the proposed ADC with only 13 of D-FFs. The linearity of A/D Converter due to the jitter of PLL or DLL and the process variation. | |
| キーワード | （和） | Single-Slope型A/D / Time to Digital Converter / 複数位相クロック / / / / / |
| （英） | Single-Slope ADC / Time to Digital Converter / Multi-Phase Clock / / / / / | |
| 文献情報 | 信学技報, vol. 109, pp. 75-80, 2009年10月. | |
| 資料番号 | ||
| 発行日 | 2009-09-24 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2009-47 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-IST |
| 開催期間 | 2009-10-01 - 2009-10-02 |
| 開催地（和） | キャンパス・イノベーションセンター東京（田町） |
| 開催地（英） | CIC Tokyo (Tamachi) |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路 |
| テーマ（英） | Analog, Mixed analog and digital, RF, and sensor interface circuitry |
| 講演論文情報の詳細 | |
| 申込み研究会 | ITE-IST |
| 会議コード | 2009-10-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | TDCを用いたイメージセンサ用多段ADCのメタステーブル特性 |
| サブタイトル（和） | |
| タイトル（英） | Meta-Stable Characteristic of Single-Slope ADC with Time to Digital Convertor for CMOS-imager Sensor |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Single-Slope型A/D / Single-Slope ADC |
| キーワード(2)（和/英） | Time to Digital Converter / Time to Digital Converter |
| キーワード(3)（和/英） | 複数位相クロック / Multi-Phase Clock |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 申 武雄 / Shin Muon / シン ムウン |
| 第1著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 池辺 将之 / Masayuki Ikebe / イケベ マサユキ |
| 第2著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 本久 順一 / Junichi Motohisa / モトヒサ ジュンイチ |
| 第3著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 佐野 栄一 / Eiichi Sano / サノ エイイチ |
| 第4著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-10-02 09:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ITE-IST |
| 資料番号 | ICD2009-47 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.214 |
| ページ範囲 | pp.75-80 |
| ページ数 | 6 |
| 発行日 | 2009-09-24 (ICD) |
[研究会発表申込システムのトップページに戻る]