講演抄録/キーワード |
講演名 |
2009-10-02 11:50
補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究 ○白 戴和・浅田友輔・宮原正也・松澤 昭(東工大) ICD2009-51 エレソ技報アーカイブへのリンク:ICD2009-51 |
抄録 |
(和) |
補間技術と巡回バックグランド補償技術を使用した並列型A/D変換器(ADC)に関して報告する.並列型ADCは分解能が上がるほど回路規模が増大し、消費電力が増加する.この問題に対し、容量補間とゲート幅補間の特長を生かした補間技術を提案し、分解能の増加による消費電力の増加を抑制した.巡回バックグランド自己補償技術は素子ばらつきによるオフセットと温度や電源電圧変動による影響を抑える.試作ADCは90-nm 1P10M CMOSプロセスで製作された.測定の結果、入力周波数500 MHz、変換周波数600 MSpsの際ENOBは補償技術未使用下で6.07 bits、使用下で 6.74 bitsを達成した.1.2 V電源電圧で98.5 mWを消費し、FoMは1.54 pJ/conversion stepを達成した. |
(英) |
This paper describes a flash ADC using interpolation (IP) and cyclic background self-calibrating techniques. The proposed IP technique that is cascade of capacitor IP and gate IP with dynamic double-tail latched comparator reduces non-linearity, power consumption, and occupied area. The cyclic background self-calibrating technique periodically suppresses offset mismatch voltages caused by static fluctuation and dynamic fluctuation due to temperature and supply voltage changes. The ADC has been fabricated in 90-nm 1P10M CMOS technology. Experimental results show that the ADC achieves ENOB of 6.07 bits without calibration and 6.74 bits with calibration up to 500 MHz input signal at sampling rate of 600 MSps. It dissipates 98.5 mW on 1.2-V supply. FoM is 1.54 pJ/conversion step. |
キーワード |
(和) |
アナログ・デジタル変換器 / 巡回バックグランド補償 / 自己補償 / 補間技術 / / / / |
(英) |
Analog-to-digital converter / cyclic background calibration / self-calibration / interpolation / / / / |
文献情報 |
信学技報, vol. 109, no. 214, ICD2009-51, pp. 99-104, 2009年10月. |
資料番号 |
ICD2009-51 |
発行日 |
2009-09-24 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2009-51 エレソ技報アーカイブへのリンク:ICD2009-51 |