| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-10-02 11:50 補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究 ○白 戴和・浅田友輔・宮原正也・松澤 昭（東工大）  ICD2009-51 |
|
| 抄録 | （和） | 補間技術と巡回バックグランド補償技術を使用した並列型A/D変換器（ADC）に関して報告する．並列型ADCは分解能が上がるほど回路規模が増大し、消費電力が増加する．この問題に対し、容量補間とゲート幅補間の特長を生かした補間技術を提案し、分解能の増加による消費電力の増加を抑制した．巡回バックグランド自己補償技術は素子ばらつきによるオフセットと温度や電源電圧変動による影響を抑える．試作ADCは90-nm 1P10M CMOSプロセスで製作された．測定の結果、入力周波数500 MHz、変換周波数600 MSpsの際ENOBは補償技術未使用下で6.07 bits、使用下で 6.74 bitsを達成した．1.2 V電源電圧で98.5 mWを消費し、FoMは1.54 pJ/conversion stepを達成した． |
| （英） | This paper describes a flash ADC using interpolation (IP) and cyclic background self-calibrating techniques. The proposed IP technique that is cascade of capacitor IP and gate IP with dynamic double-tail latched comparator reduces non-linearity, power consumption, and occupied area. The cyclic background self-calibrating technique periodically suppresses offset mismatch voltages caused by static fluctuation and dynamic fluctuation due to temperature and supply voltage changes. The ADC has been fabricated in 90-nm 1P10M CMOS technology. Experimental results show that the ADC achieves ENOB of 6.07 bits without calibration and 6.74 bits with calibration up to 500 MHz input signal at sampling rate of 600 MSps. It dissipates 98.5 mW on 1.2-V supply. FoM is 1.54 pJ/conversion step. | |
| キーワード | （和） | アナログ・デジタル変換器 / 巡回バックグランド補償 / 自己補償 / 補間技術 / / / / |
| （英） | Analog-to-digital converter / cyclic background calibration / self-calibration / interpolation / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 214, ICD2009-51, pp. 99-104, 2009年10月. | |
| 資料番号 | ICD2009-51 | |
| 発行日 | 2009-09-24 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2009-51 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-IST |
| 開催期間 | 2009-10-01 - 2009-10-02 |
| 開催地（和） | キャンパス・イノベーションセンター東京（田町） |
| 開催地（英） | CIC Tokyo (Tamachi) |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路 |
| テーマ（英） | Analog, Mixed analog and digital, RF, and sensor interface circuitry |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2009-10-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | 補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究 |
| サブタイトル（和） | |
| タイトル（英） | An 8-bit 600-MSps Flash ADC Using Interpolating and Background Self-Calibrating Techniques |
| サブタイトル（英） | |
| キーワード(1)（和/英） | アナログ・デジタル変換器 / Analog-to-digital converter |
| キーワード(2)（和/英） | 巡回バックグランド補償 / cyclic background calibration |
| キーワード(3)（和/英） | 自己補償 / self-calibration |
| キーワード(4)（和/英） | 補間技術 / interpolation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 白 戴和 / Daehwa Paik / ベク デファ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 浅田 友輔 / Yusuke Asada / アサダ ユウスケ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 宮原 正也 / Masaya Miyahara / ミヤハラ マサヤ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第4著者 氏名（和/英/ヨミ） | 松澤 昭 / Akira Matsuzawa / マツザワ アキラ |
| 第4著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-10-02 11:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2009-51 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.214 |
| ページ範囲 | pp.99-104 |
| ページ数 | 6 |
| 発行日 | 2009-09-24 (ICD) |
[研究会発表申込システムのトップページに戻る]