| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-12-02 15:40 組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法 ○小林優太・戸川 望・柳澤政生・大附辰夫（早大）  VLD2009-47 DC2009-34 |
|
| 抄録 | （和） | 本稿では組み込みアプリケーションを対象として，パラメータによって変化したL1命令キャッシュ，L1データキャッシュ，L2ユニファイドキャッシュのヒット数およびミス数を正確かつ高速に算出する手法を提案する．本手法はL1命令(データ)キャッシュ--L2命令(データ)キャッシュを対象としたシミュレーションを複数回繰り返すことで，2階層ユニファイドキャッシュを対象としたシミュレーションを可能とした．さらに，キャッシュが持つ性質を利用し，シミュレーションするキャッシュ構成を省略することで，全探索手法と比較して，最大3662.93倍の高速化を確認した． |
| （英） | In this paper, we propose a two-level cache simulation method with L2 unified cache for embedded applications. It simulates L1 instruction cache, L1 data cache and L2 unified cache accurately in short period of time, by repeating simulation for L1/L2 instruction(data) cache several times. Additionally, by using several cache properties we can obtain the number of cache hits/misses whithout simulating several cache configurations. Our proposed approach totally runs a maximum of 3662.93 times faster than that of the conventional exhaustive approach. | |
| キーワード | （和） | キャッシュ / ユニファイドキャッシュ / キャッシュシミュレーション / キャッシュ最適化 / 組み込みシステム / / / |
| （英） | cache / unified cache / cache simulation / cache optimization / embedded system / / / | |
| 文献情報 | 信学技報, vol. 109, no. 315, VLD2009-47, pp. 37-42, 2009年12月. | |
| 資料番号 | VLD2009-47 | |
| 発行日 | 2009-11-25 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-47 DC2009-34 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2009-12-02 - 2009-12-04 |
| 開催地（和） | 高知市文化プラザ |
| 開催地（英） | Kochi City Culture-Plaza |
| テーマ（和） | デザインガイア2009 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2009 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法 |
| サブタイトル（和） | |
| タイトル（英） | Two-level Cache Simulation with L2 Unified Cache for Embedded Applications |
| サブタイトル（英） | |
| キーワード(1)（和/英） | キャッシュ / cache |
| キーワード(2)（和/英） | ユニファイドキャッシュ / unified cache |
| キーワード(3)（和/英） | キャッシュシミュレーション / cache simulation |
| キーワード(4)（和/英） | キャッシュ最適化 / cache optimization |
| キーワード(5)（和/英） | 組み込みシステム / embedded system |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小林 優太 / Yuta Kobayashi / コバヤシ ユウタ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-12-02 15:40:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-47, DC2009-34 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.315(VLD), no.316(DC) |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2009-11-25 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]