| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-12-02 14:05 高位合成の完全ILP記述に基づくマルチプレクサの最小化 ○井上恵介（北陸先端大/学振）・金子峰雄（北陸先端大）  VLD2009-43 DC2009-30 |
|
| 抄録 | （和） | LSI高位合成において，モジュール (演算器，レジスタ) 間の結線数やマルチプレクサ数，マルチプレクササイズの最小化はスケジュール長，演算器数，レジスタ数の最小化と並んでLSI面積や動作性能の点で重要である．著者らは先に高位合成の3つの主なタスクであるスケジュール，演算器割り当て，レジスタ割り当てを同時に取り扱う整数計画を提案しているが，本稿ではこれに加えて演算器のポート割り当てを加味したモジュール間結線数，マルチプレクサ数，マルチプレクササイズの評価を組み込んだ高位合成の整数計画問題 (ILP) 記述を提案している．これにより，スケジュール，演算器割り当て，レジスタ割り当て，ポート割り当てを同時に調整して結線数，マルチプレクサ数，マルチプレクササイズを最小化することを可能としている． |
| （英） | In high-level synthesis of LSI, it is an important task to minimize the number of connections between modules (functional units and registers), and the number and sizes of multiplexers as well as the length of schedule, the number of functional units and registers in terms of LSI chip area and operation performance. Recently, the authors have proposed an ILP description which executes simultaneously the three main tasks of high-level synthesis: scheduling, functional unit assignment, and register assignment. As an extension of this ILP description, this paper proposes an ILP-based treatment of connections between modules and multiplexers considering port assignment of functional units. The main contribution of this paper is to provide a general framework to minimize the number of connections, the number and sizes of multiplexers in cooperation with the adjustment of scheduling, functional unit assignment, register assignment, and port assignment of functional unit. | |
| キーワード | （和） | 高位合成 / ポート割り当て / マルチプレクサ最小化 / 整数計画法 / / / / |
| （英） | High-level synthesis / Port assignment / Multiplexer minimization / Integer Linear Programming (ILP) / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 315, VLD2009-43, pp. 13-18, 2009年12月. | |
| 資料番号 | VLD2009-43 | |
| 発行日 | 2009-11-25 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-43 DC2009-30 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2009-12-02 - 2009-12-04 |
| 開催地（和） | 高知市文化プラザ |
| 開催地（英） | Kochi City Culture-Plaza |
| テーマ（和） | デザインガイア2009 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2009 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 高位合成の完全ILP記述に基づくマルチプレクサの最小化 |
| サブタイトル（和） | |
| タイトル（英） | Multiplexer Minimization Based on Complete ILP Description of High-Level Synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 高位合成 / High-level synthesis |
| キーワード(2)（和/英） | ポート割り当て / Port assignment |
| キーワード(3)（和/英） | マルチプレクサ最小化 / Multiplexer minimization |
| キーワード(4)（和/英） | 整数計画法 / Integer Linear Programming (ILP) |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井上 恵介 / Keisuke Inoue / イノウエ ケイスケ |
| 第1著者 所属（和/英） | 北陸先端科学技術大学院大学/日本学術振興会 (略称： 北陸先端大/学振) Japan Advanced Institute of Science and Technology/Japan Society for the Promotion of Science (略称： JAIST/JSPS) |
| 第2著者 氏名（和/英/ヨミ） | 金子 峰雄 / Mineo Kaneko / カネコ ミネオ |
| 第2著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-12-02 14:05:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-43, DC2009-30 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.315(VLD), no.316(DC) |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2009-11-25 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]