| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-12-03 13:25 SRAM型FPGAの部分再構成によるエラー訂正手法の一検討 ○甲斐統貴・堤 喜章・尼崎太樹・久我守弘・末吉敏則（熊本大）  RECONF2009-41 |
|
| 抄録 | （和） | SRAM 型FPGA（Field Programmable Gate Array）は再構成可能な利点から様々な分野で使用され始めている． しかし，SEUs（Single Event Upsets）によりメモリの値が反転し，回路情報が書き変わりエラーが起こる恐れを含んでいる． 本論文では，FPGA の特徴である再構成に着目し，フレーム単位部分再構成を用いたエラー訂正手法を提案する． フレーム単位部分再構成は，一部のフレームを動的に再構成する手法である． しかし，フレーム単位部分再構成は，現状でXilinx 社が提供するEDA ツールでは対応しておらず，実現可能か不明である． 本論文では，フレーム単位部分再構成の実現のために，組合せ回路と順序回路における検証実験を行う． その結果，組合せ回路ではエラー訂正を行えることが確認できた． 順序回路では，再構成直前のFlip-Flop の値を保持したまま，回路構成を復旧できることが確認できた． |
| （英） | The present paper describes an error correction technique for SRAM-based Field Programmable Gate Arrays (FPGAs) using the partial reconfiguration, which can handle the effects of Single Event Upsets (SEUs). We propose the error correction method using Frame-based partial reconfiguration from the configuration data of the FPGA. Although the only frame which affected SEU is reconfigured by using this method, this mothod is not supported officially on Xilinx EDA tools. The present study shows validity of frame-based partial reconfiguration method about combinational circuits and sequential circuits. As a result, the errors in combinational circuits and sequential circuits are corrected by using frame-based partial reconfiguration. In the case of sequential circuit, flip-flop stored adjacent data when frame-based partial reconfiguration. |
|
| キーワード | （和） | FPGA / 部分再構成 / フレーム / エラー訂正 / SEU / / / |
| （英） | FPGA / partial reconfiguration / frame / error correction / SEU / / / | |
| 文献情報 | 信学技報, vol. 109, no. 320, RECONF2009-41, pp. 1-6, 2009年12月. | |
| 資料番号 | RECONF2009-41 | |
| 発行日 | 2009-11-26 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2009-41 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2009-12-02 - 2009-12-04 |
| 開催地（和） | 高知市文化プラザ |
| 開催地（英） | Kochi City Culture-Plaza |
| テーマ（和） | デザインガイア2009 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2009 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | SRAM型FPGAの部分再構成によるエラー訂正手法の一検討 |
| サブタイトル（和） | |
| タイトル（英） | A Case Study of Error Correction Technique for SRAM-based FPGA using the Partial Reconfiguration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 部分再構成 / partial reconfiguration |
| キーワード(3)（和/英） | フレーム / frame |
| キーワード(4)（和/英） | エラー訂正 / error correction |
| キーワード(5)（和/英） | SEU / SEU |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 甲斐 統貴 / Noritaka Kai / カイ ノリタカ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 堤 喜章 / Yoshiaki Tsutsumi / ツツミ ヨシアキ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-12-03 13:25:00 |
| 発表時間 | 20分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2009-41 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.320 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2009-11-26 (RECONF) |
[研究会発表申込システムのトップページに戻る]