講演抄録/キーワード |
講演名 |
2009-12-04 10:20
Increasing Yield Using Partially-Programmable Circuits ○Shigeru Yamashita(Ritsumeikan Univ.)・Hiroaki Yoshida・Masahiro Fujita(Univ. of Tokyo) VLD2009-59 DC2009-46 |
抄録 |
(和) |
本論文では,回路の一部をLUT に置き換えたPartially-Programmable Circuits(PPCs)と名付けた回路を用いることで製造歩留まりを向上させる手法を提案する.PPC の中のいくつかのLUT の機能を変更させすることにより,ある結線が冗長となる場合, その結線は「故障に強い」と考えられる.その理由は,その結線にいかなる故障が起こってもいくつかのLUT の内部論理の変更により回路を正常に動作させることが可能だからである.そのような故障に強い結線を増やすために,SPFD やCSPF といった論理関数の自由度を利用して冗長な結線を回路に追加する手法を提案する.簡単な予備実験から,我々のアプローチは有望であると確認できた. |
(英) |
This paper proposes to use Partially-Programmable Circuits (PPCs) which are obtained from conventional logic circuits by replacing their sub-circuits with LUTs. If a connection in an PPC becomes redundant by changing the functionality of some LUTs, the connection is considered to be robust to defects because even if there are some defects at the connection, the circuit works properly by changing the functionality of some LUTs appropriately. To increase the number of such robust connections, we add some redundant connections to LUTs. We find such redundant connection by using functional flexibility represented by SPFDs and/or CSPFs. From the result of our preliminary experiments, we consider our approach is promising. |
キーワード |
(和) |
歩留まり / LUT / Partially-Programmable Circuit (PPC) / SPFD / / / / |
(英) |
yield / LUT / Partially-Programmable Circuit (PPC) / SPFD / / / / |
文献情報 |
信学技報, vol. 109, no. 315, VLD2009-59, pp. 125-130, 2009年12月. |
資料番号 |
VLD2009-59 |
発行日 |
2009-11-25 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2009-59 DC2009-46 |
研究会情報 |
研究会 |
VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
開催期間 |
2009-12-02 - 2009-12-04 |
開催地(和) |
高知市文化プラザ |
開催地(英) |
Kochi City Culture-Plaza |
テーマ(和) |
デザインガイア2009 ―VLSI設計の新しい大地― |
テーマ(英) |
Design Gaia 2009 ―New Field of VLSI Design― |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2009-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
本文の言語 |
英語 |
タイトル(和) |
|
サブタイトル(和) |
|
タイトル(英) |
Increasing Yield Using Partially-Programmable Circuits |
サブタイトル(英) |
|
キーワード(1)(和/英) |
歩留まり / yield |
キーワード(2)(和/英) |
LUT / LUT |
キーワード(3)(和/英) |
Partially-Programmable Circuit (PPC) / Partially-Programmable Circuit (PPC) |
キーワード(4)(和/英) |
SPFD / SPFD |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
山下 茂 / Shigeru Yamashita / ヤマシタ シゲル |
第1著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第2著者 氏名(和/英/ヨミ) |
吉田 浩章 / Hiroaki Yoshida / ヨシダ ヒロアキ |
第2著者 所属(和/英) |
東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo) |
第3著者 氏名(和/英/ヨミ) |
藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ |
第3著者 所属(和/英) |
東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2009-12-04 10:20:00 |
発表時間 |
20分 |
申込先研究会 |
VLD |
資料番号 |
VLD2009-59, DC2009-46 |
巻番号(vol) |
vol.109 |
号番号(no) |
no.315(VLD), no.316(DC) |
ページ範囲 |
pp.125-130 |
ページ数 |
6 |
発行日 |
2009-11-25 (VLD, DC) |