| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-01-26 13:30 3次元DCTを効率的に処理するアレイプロセッサのFPGA実装 ○生垣佑樹・五十嵐裕之・宮崎敏明・Stanislav G. Sedukhin（会津大）  VLD2009-76 CPSY2009-58 RECONF2009-61 |
|
| 抄録 | （和） | 従来のアレイプロセッサでは3次元DCTを行うためにメモリ上に格納した係数と入力データに何度もランダムにアクセスする必要があり，データアクセス自体が高速計算を妨げていた．本稿では3次元DCTに特化した3次元アレイプロセッサを提案する．本アレイプロセッサでは計算処理中のデータの移動・再配置を大幅に削減することで，処理全体のパフォーマンスを大きく向上させている．N×N×N個の入力データに3次元DCTを行うための計算量は，直接計算ではO(N^4)であるのに対し，提案アレイプロセッサではO(N)で行うことができる．ここでは実装を考慮し，本アレイプロセッサに特化したI/O 機構，回路面積を改善した機構についても議論する．またFPGAへの実装結果を示し，本機構が高い拡張性を備えた上で，十分なリアルタイム処理性能を持つことを示す． |
| （英） | Ordinary array processors randomly access to input-/coefficient-data in external memories many times during the 3D-DCT, and it is a significant bottleneck of the high-speed data processing. In this paper, three dimensional array processor dedicated to 3D-DCT is proposed. The array processor extremely reduces the data swapping or replacement during calculation, and it contributes to improving the performance greatly. The computational complexity of the proposed array processor is O(N) for an N×N×N input data cube, while that of the 3D-DCT direct calculation is O(N^4). Data I/O and area-improved architectures are also discussed in consideration of their practical implementation. The proposed array processor is implemented in an FPGA. The FPGA implementation results show that our architecture satisfies performance for real-time 3D-DCT with rich scalability. | |
| キーワード | （和） | 3D-DCT / 3次元LSI / アレイプロセッサ / FPGA実装 / / / / |
| （英） | 3D-DCT / 3D-LSI / Array processor / FPGA implementation / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 395, RECONF2009-61, pp. 41-46, 2010年1月. | |
| 資料番号 | RECONF2009-61 | |
| 発行日 | 2010-01-19 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-76 CPSY2009-58 RECONF2009-61 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM VLD CPSY RECONF |
| 開催期間 | 2010-01-26 - 2010-01-27 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Keio Univ (Hiyoshi Campus) |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-01-SLDM-VLD-CPSY-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 3次元DCTを効率的に処理するアレイプロセッサのFPGA実装 |
| サブタイトル（和） | |
| タイトル（英） | An FPGA Implementation of Array Processor Performing 3D-DCT Effectively |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 3D-DCT / 3D-DCT |
| キーワード(2)（和/英） | 3次元LSI / 3D-LSI |
| キーワード(3)（和/英） | アレイプロセッサ / Array processor |
| キーワード(4)（和/英） | FPGA実装 / FPGA implementation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 生垣 佑樹 / Yuki Ikegaki / イケガキ ユウキ |
| 第1著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： Univ. of Aizu) |
| 第2著者 氏名（和/英/ヨミ） | 五十嵐 裕之 / Hiroyuki Igarashi / イガラシ ヒロユキ |
| 第2著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： Univ. of Aizu) |
| 第3著者 氏名（和/英/ヨミ） | 宮崎 敏明 / Toshiaki Miyazaki / ミヤザキ トシアキ |
| 第3著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： Univ. of Aizu) |
| 第4著者 氏名（和/英/ヨミ） | Stanislav G. Sedukhin / Stanislav G. Sedukhin / Stanislav G. Sedukhin |
| 第4著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： Univ. of Aizu) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-01-26 13:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2009-76, CPSY2009-58, RECONF2009-61 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.393(VLD), no.394(CPSY), no.395(RECONF) |
| ページ範囲 | pp.41-46 |
| ページ数 | 6 |
| 発行日 | 2010-01-19 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]