| 講演抄録/キーワード |
| 講演名 |
2010-02-05 13:30
CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発 ○井口 学・横川慎二・相澤宏一・角原由美・土屋秀昭・岡田紀雄・今井清隆・戸原誠人・藤井邦宏(NECエレクトロニクス)・渡部忠兆(東芝) SDM2009-186 |
| 抄録 |
(和) |
CuAl合金シードプロセスを低誘電率層間膜(k=2.4)と低誘電率積層バリア膜(k=3.9)を用いた32nmノード配線構造へ適用し、過剰な配線抵抗上昇のない高信頼性配線を実現した。Cuめっき後アニールを高温・短時間で行うことで、Cuグレイン成長を促進させつつ、CuAl合金シード膜からCuめっき膜中へのAlの過剰な抜けを抑制した。その結果、Al添加による配線抵抗上昇を抑制(pure Cu比で+10%程度に抑制)しつつ、Cu/バリアキャップ膜界面に配線信頼性を向上させるに十分なAlを偏析させることに成功した。本プロセスの適用により、EM寿命向上およびSiV不良抑制効果が実証された。 |
| (英) |
Reliability of 32-nm-node ultralow-k (k=2.4)/Cu multilevel interconnects incorporating a bilayer low-k barrier cap (k=3.9) was improved without excessive wiring resistance by using CuAl seed technology with high-temperature and short-time annealing. Though the increase in wiring resistivity was about 10 %, both electromigration (EM) and stress-induced voiding (SiV) reliability was clearly improved by using Cu-0.5wt%Al seed metal. |
| キーワード |
(和) |
低誘電率層間膜 / CuAl合金シードプロセス / Al偏析 / エレクトロマイグレーション / ストレスマイグレーション / / / |
| (英) |
low-k interlayer dielectric / CuAl alloy seed process / Al segregation / Electromigration / Stress induced voiding / / / |
| 文献情報 |
信学技報, vol. 109, no. 412, SDM2009-186, pp. 25-29, 2010年2月. |
| 資料番号 |
SDM2009-186 |
| 発行日 |
2010-01-29 (SDM) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
SDM2009-186 |