ご案内 入会して研究会活動をもっとお得に!研究会参加費・年間登録費が会員価格になります。
お知らせ 【重要】研究会参加費の支払いおよび原稿アップロード手続きの変更に関するご案内
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-02-05 11:20
EUVリソグラフィーを用いた70nmピッチCu/ポーラス低誘電率膜デュアルダマシンインテグレーションの基礎検討
中村直文小田典明曽田栄一細井信基側瀬聡文青山 肇田中雄介河村大輔隣 真一塩原守雄垂水喜明近藤誠一森 一朗斎藤修一半導体先端テクノロジーズSDM2009-184
抄録 (和) 本報告においては、EUVリソグラフィーを用いた70nmピッチ2層デュアルダマシン構造の作製を行い、電気特性の評価を行った。70nmピッチ配線を実現させるためには、低LERエッチングを可能にしたCF3Iエッチングガス、高いCu埋設性を有するPVD-Ruバリヤメタルのような技術が非常に重要である。これらの技術を用いることで、35nm配線において実効比抵抗4.5uOhmcm、35nmビアにおいて12.4Ohmという低抵抗が確認できた。また、高い機械的強度を有するポーラスシリカ(k=2.1)を用いた評価において、70nmピッチ配線においてもポーラスSiOC(k=2.65)に比べ13%の容量減少が確認できた。 
(英) A feasibility study of 70 nm pitch 2-level dual damascene interconnects featuring EUV lithography is presented. Using Ru barrier metal and scalable porous silica (Po-SiO, k=2.1), a low resistivity below 4.5 uOhmcm and a 13 % reduction in wiring capacitance compared with porous SiOC (k=2.65) was obtained. The predicted circuit- performance using Po-SiO was 10 % higher than that with porous SiOC. The electromigration reliability in 22 nm generation was consistent with the previous generations. The merit of EUV lithography on circuit design was also clarified.
キーワード (和) 70nmピッチ配線 / EUVリソグラフィー / CF3Iエッチングガス / PVD-Ru / ポーラスシリカ / / /  
(英) 70nm pitch wiring / EUV lithography / CF3I etching gas / PVD-Ru / Porous-Silica / / /  
文献情報 信学技報, vol. 109, no. 412, SDM2009-184, pp. 13-18, 2010年2月.
資料番号 SDM2009-184 
発行日 2010-01-29 (SDM) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SDM2009-184

研究会情報
研究会 SDM  
開催期間 2010-02-05 - 2010-02-05 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) 配線・実装技術と関連材料技術<応用物理学会シリコンテクノロジー分科会と共催> 
テーマ(英)  
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2010-02-SDM 
本文の言語 日本語 
タイトル(和) EUVリソグラフィーを用いた70nmピッチCu/ポーラス低誘電率膜デュアルダマシンインテグレーションの基礎検討 
サブタイトル(和)  
タイトル(英) Feasibility Study of 70nm Pitch Cu/Porous Low-k D/D Integration Featuring EUV Lithography toward 22nm Generation 
サブタイトル(英)  
キーワード(1)(和/英) 70nmピッチ配線 / 70nm pitch wiring  
キーワード(2)(和/英) EUVリソグラフィー / EUV lithography  
キーワード(3)(和/英) CF3Iエッチングガス / CF3I etching gas  
キーワード(4)(和/英) PVD-Ru / PVD-Ru  
キーワード(5)(和/英) ポーラスシリカ / Porous-Silica  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 中村 直文 / Naofumi Nakamura /
第1著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第2著者 氏名(和/英/ヨミ) 小田 典明 / Noriaki Oda /
第2著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第3著者 氏名(和/英/ヨミ) 曽田 栄一 / Eiichi Soda /
第3著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第4著者 氏名(和/英/ヨミ) 細井 信基 / Nobuki Hosoi /
第4著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第5著者 氏名(和/英/ヨミ) 側瀬 聡文 / Akifumi Gawase /
第5著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第6著者 氏名(和/英/ヨミ) 青山 肇 / Hajime Aoyama /
第6著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第7著者 氏名(和/英/ヨミ) 田中 雄介 / Y. Tanaka /
第7著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第8著者 氏名(和/英/ヨミ) 河村 大輔 / D. Kawamura /
第8著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第9著者 氏名(和/英/ヨミ) 隣 真一 / S. Chikaki /
第9著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第10著者 氏名(和/英/ヨミ) 塩原 守雄 / M. Shiohara /
第10著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第11著者 氏名(和/英/ヨミ) 垂水 喜明 / Nobuaki Tarumi /
第11著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第12著者 氏名(和/英/ヨミ) 近藤 誠一 / S. Kondo /
第12著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第13著者 氏名(和/英/ヨミ) 森 一朗 / Ichiro Mori /
第13著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第14著者 氏名(和/英/ヨミ) 斎藤 修一 / S. Saito /
第14著者 所属(和/英) 株式会社 半導体先端テクノロジーズ (略称: 半導体先端テクノロジーズ)
Semiconductor Leading Edge Technologies, Inc. (略称: SELETE)
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-02-05 11:20:00 
発表時間 30分 
申込先研究会 SDM 
資料番号 SDM2009-184 
巻番号(vol) vol.109 
号番号(no) no.412 
ページ範囲 pp.13-18 
ページ数
発行日 2010-01-29 (SDM) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会