| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-02-15 16:05 TEGチップのデジタル測定によるオープン故障のモデル化の検討 堤 利幸・○刈谷泰由紀・山崎浩二（明大）・橋爪正樹・四柳浩之（徳島大）・高橋 寛・樋上喜信・高松雄三（愛媛大）  DC2009-77 |
|
| 抄録 | （和） | LSIの微細化に伴い，LSIテストにおけるオープン故障への対策の重要性が増してきている．しかし，オープン故障の実用的なモデル化はいまだなされていない．そこで，我々はオープン故障を組み込んだTEG(Test Element Group)チップを作製し，その測定データに基づいたオープン故障のモデル化に取り組んでいる．本稿では，オープン故障のモデル化の検討を行う．TEGチップのデジタル測定データから，RCGA(実数値遺伝的アルゴリズム)を用いて近接信号線が故障信号線へ与える影響度の強さを算出する手法を提案する．RCGAを用いたデジタルデータに基づくモデル式は，TEGチップ内の構造におけるオープン故障信号線の論理値をほぼ模擬可能であること，および構造を仮定しない場合でも同様に高い性能が得られることを示す．また，提案する手法によって得た近接信号線の強さを平均化することによりモデルの簡易化を試み，有効性を確認した． |
| （英） | Countermeasures against an open fault in LSI testing become more important with advancement of LSI process technology. However, a practicable modeling of the open fault has not been performed yet. So, we have fabricated TEG (Test Element Group) chips into which open defects is intentionally built, and then we research on modeling the open fault based on the measurement data of the TEG chips. In this paper, modeling of the open fault is considered. A technique to calculate the influence of adjacent lines on the faulty line based on digital measurement data of the TEG chips using RCGA(Real-Coded Genetic Algorithm) is proposed. The proposed model based on the digital measurement using RCGA can mostly simulate the logical value of the line with open fault, and shows high quality without considering the interconnect structure. Moreover, we attempt to simplify the model by averaging the influence of adjacent lines, and the simplification shows effectiveness. | |
| キーワード | （和） | オープン故障 / TEGチップ / 故障モデル / LSIテスト / / / / |
| （英） | open faults / TEG chip / fault model / LSI testing / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 416, DC2009-77, pp. 75-80, 2010年2月. | |
| 資料番号 | DC2009-77 | |
| 発行日 | 2010-02-08 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2009-77 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2010-02-15 - 2010-02-15 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2010-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | TEGチップのデジタル測定によるオープン故障のモデル化の検討 |
| サブタイトル（和） | |
| タイトル（英） | Consideration of Open Faults Model Based on Digital Measurement of TEG Chip |
| サブタイトル（英） | |
| キーワード(1)（和/英） | オープン故障 / open faults |
| キーワード(2)（和/英） | TEGチップ / TEG chip |
| キーワード(3)（和/英） | 故障モデル / fault model |
| キーワード(4)（和/英） | LSIテスト / LSI testing |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 堤 利幸 / Toshiyuki Tsutsumi / ツツミ トシユキ |
| 第1著者 所属（和/英） | 明治大学 (略称： 明大) Meiji University (略称： Meiji Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 刈谷 泰由紀 / Yasuyuki Kariya / カリヤ ヤスユキ |
| 第2著者 所属（和/英） | 明治大学 (略称： 明大) Meiji University (略称： Meiji Univ) |
| 第3著者 氏名（和/英/ヨミ） | 山崎 浩二 / Koji Yamazaki / ヤマザキ コウジ |
| 第3著者 所属（和/英） | 明治大学 (略称： 明大) Meiji University (略称： Meiji Univ) |
| 第4著者 氏名（和/英/ヨミ） | 橋爪 正樹 / Masaki Hashizume / ハシズメ マサキ |
| 第4著者 所属（和/英） | 徳島大学 (略称： 徳島大) Tokushima University (略称： Tokushima Univ) |
| 第5著者 氏名（和/英/ヨミ） | 四柳 浩之 / Hiroyuki Yotsuyanagi / ヨツヤナギ ヒロユキ |
| 第5著者 所属（和/英） | 徳島大学 (略称： 徳島大) Tokushima University (略称： Tokushima Univ) |
| 第6著者 氏名（和/英/ヨミ） | 高橋 寛 / Hiroshi Takahashi / タカハシ ヒロシ |
| 第6著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ) |
| 第7著者 氏名（和/英/ヨミ） | 樋上 喜信 / Yoshinobu Higami / ヒガミ ヨシノブ |
| 第7著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ) |
| 第8著者 氏名（和/英/ヨミ） | 高松 雄三 / Yuzo Takamatsu / タカマツ ユウゾウ |
| 第8著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ) |
| 講演者 | 第2著者 |
| 発表日時 | 2010-02-15 16:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2009-77 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.416 |
| ページ範囲 | pp.75-80 |
| ページ数 | 6 |
| 発行日 | 2010-02-08 (DC) |
[研究会発表申込システムのトップページに戻る]