| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-02-15 10:25 抵抗性オープン故障のモデル化とそのテスト生成について ○高橋 寛・樋上喜信・首藤祐太・高棟佑司・高松雄三（愛媛大）・堤 利幸・山崎浩二（明大）・四柳浩之・橋爪正樹（徳島大）  DC2009-68 |
|
| 抄録 | （和） | シグナルインティグリティに関する課題を解決するために，本稿では，抵抗性オープン故障検出のための拡張遅延故障モデルを提案する． まず，電磁界シミュレータによる抵抗性オープン故障の解析結果に基づいて拡張遅延故障モデルを提案する． 拡張遅延故障モデルでは，故障信号線における信号変化の付加遅延量は隣接信号線の信号変化の影響を受ける． 次に，ローンチオンキャプチャ方式のもとで，拡張遅延故障モデルに基づくテストパターン生成法を提案する． 提案手法では，目標のオープン故障をもつ信号線の遷移故障テストパターンを利用して，抵抗性オープン故障に対するテストパターンを生成する． 提案手法に対する評価実験結果から，与えられた遷移故障テストパターンでは検出できなかった抵抗性オープン故障に対するテストパターンを生成できたことを示す． |
| （英） | In order to solve the problem of signal integrity, we propose an extended delay fault model for modeling a resistive open fault. We use the three-dimensional electromagnetic software to analyze the behavior of a line with the resistive open. Under the extended delay fault model proposed in this paper, the size of the additional delay is depended on the signal transitions at the adjacent lines that are assigned by the test-pair. Under the launch on capture (LOC) test, we propose a method for generating the test-pairs for the resistive open faults by using the transition fault tests with don't cares. We demonstrated the experimental results to show that the proposed method is able to generate the test-pair for resistive open faults that cannot be detected by the given test-pairs for the transition faults. |
|
| キーワード | （和） | 抵抗性オープン故障 / テストパターン生成 / 拡張遅延故障モデル / 隣接信号線 / / / / |
| （英） | resistive open fault / test pattern generation / extended delay fault model / adjacent lines / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 416, DC2009-68, pp. 19-24, 2010年2月. | |
| 資料番号 | DC2009-68 | |
| 発行日 | 2010-02-08 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2009-68 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2010-02-15 - 2010-02-15 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2010-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 抵抗性オープン故障のモデル化とそのテスト生成について |
| サブタイトル（和） | |
| タイトル（英） | Modeling resistive open faults and generating their tests |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 抵抗性オープン故障 / resistive open fault |
| キーワード(2)（和/英） | テストパターン生成 / test pattern generation |
| キーワード(3)（和/英） | 拡張遅延故障モデル / extended delay fault model |
| キーワード(4)（和/英） | 隣接信号線 / adjacent lines |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 高橋 寛 / Hiroshi Takahashi / タカハシ ヒロシ |
| 第1著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 樋上 喜信 / Yoshinobu Higami / ヒガミ ヨシノブ |
| 第2著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 首藤 祐太 / Yuta Shudo / シュドウ ユウタ |
| 第3著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 高棟 佑司 / Yuji Takamune / タカムネ ユウジ |
| 第4著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 高松 雄三 / Yuzo Takamatsu / タカマツ ユウゾウ |
| 第5著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 堤 利幸 / Toshiyuki Tsutsumi / ツツミ トシユキ |
| 第6著者 所属（和/英） | 明治大学 (略称： 明大) Meiji University (略称： Meiji Univ.) |
| 第7著者 氏名（和/英/ヨミ） | 山崎 浩二 / Koji Yamazaki / ヤマザキ コウジ |
| 第7著者 所属（和/英） | 明治大学 (略称： 明大) Meiji University (略称： Meiji Univ.) |
| 第8著者 氏名（和/英/ヨミ） | 四柳 浩之 / Hiroyuki Yotsuyanagi / ヨツヤナギ ヒロユキ |
| 第8著者 所属（和/英） | 徳島大学 (略称： 徳島大) The University of Tokushima (略称： Univ. of Tokushima) |
| 第9著者 氏名（和/英/ヨミ） | 橋爪 正樹 / Masaki Hashizume / ハシヅメ マサキ |
| 第9著者 所属（和/英） | 徳島大学 (略称： 徳島大) The University of Tokushima (略称： Univ. of Tokushima) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-02-15 10:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2009-68 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.416 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2010-02-08 (DC) |
[研究会発表申込システムのトップページに戻る]