| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-02-23 10:35 ラップゲート制御GaAsナノワイヤ3分岐接合を用いた順序回路の試作 ○柴田 啓・中田大輔・白鳥悠太（北大）・葛西誠也（北大/JST）  ED2009-207 SDM2009-204 |
|
| 抄録 | （和） | ゲート制御したナノワイヤ3分岐接合（TBJ）集積による新しい順序回路について述べる。TBJは３本のナノワイヤを接合しただけの非常にシンプルな構造だが、特異な非線形電圧伝達特性を示し、単体でANDゲートとして動作する。TBJにインバータを接続することで順序回路の構成要素であるNANDゲートを実現できる。独自のゲート配置によりTBJの電圧伝達効率を改善するとともに、同構造をDCFL型インバータとして機能させる。GaAsエッチングナノワイヤネットワークをショットキーラップゲートで制御する回路実装法により順序回路の基本形であるSet-Resetフリップフロップ（SR-FF）を設計・試作し、正しい動作を実証した。 |
| （英） | A novel sequential circuit integrating gate-controlled three-branch nanowire junctions (TBJs) is described. A TBJ shows a unique nonlinear voltage transfer characteristics even with a very simple structure connecting three nanowires. It can operate as a two-input AND gate by itself and NAND gate can be realized by integrating the TBJ and an inverter. The TBJ voltage transfer efficiency is improved by gate control of the input nanowires. This structure also has a DCFL inverter configuration. A set-reset flip flop (SR-FF) circuit is designed and fabricated by a GaAs-based etched nanowire network and its Schottky wrap gate control. A correct SR-FF operation of the fabricated circuit is successfully demonstrated. | |
| キーワード | （和） | ナノワイヤ3分岐接合(TBJ) / GaAs / 順序回路 / Set-Resetフリップフロップ(SR-FF) / ナノワイヤネットワーク / / / |
| （英） | Three-branch Nanowire Junctions(TBJ) / GaAs / Sequential Circuit / Set-Reset Flip-Flop(SR-FF) / Nanowire Netwark / / / | |
| 文献情報 | 信学技報, vol. 109, no. 422, ED2009-207, pp. 65-70, 2010年2月. | |
| 資料番号 | ED2009-207 | |
| 発行日 | 2010-02-15 (ED, SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ED2009-207 SDM2009-204 |
|
| 研究会情報 | |
| 研究会 | ED SDM |
| 開催期間 | 2010-02-22 - 2010-02-23 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawaken-Seinen-Kaikan |
| テーマ（和） | 機能ナノデバイスおよび関連技術 |
| テーマ（英） | Functional Nano Device and Related Technology |
| 講演論文情報の詳細 | |
| 申込み研究会 | ED |
| 会議コード | 2010-02-ED-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | ラップゲート制御GaAsナノワイヤ3分岐接合を用いた順序回路の試作 |
| サブタイトル（和） | |
| タイトル（英） | Fabrication of nanowire-based sequential circuits using gate-controlled GaAs three-branch nanowire junctions |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ナノワイヤ3分岐接合(TBJ) / Three-branch Nanowire Junctions(TBJ) |
| キーワード(2)（和/英） | GaAs / GaAs |
| キーワード(3)（和/英） | 順序回路 / Sequential Circuit |
| キーワード(4)（和/英） | Set-Resetフリップフロップ(SR-FF) / Set-Reset Flip-Flop(SR-FF) |
| キーワード(5)（和/英） | ナノワイヤネットワーク / Nanowire Netwark |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 柴田 啓 / Hiromu Shibata / シバタ ヒロム |
| 第1著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ) |
| 第2著者 氏名（和/英/ヨミ） | 中田 大輔 / Daisuke Nakata / ナカタ ダイスケ |
| 第2著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ) |
| 第3著者 氏名（和/英/ヨミ） | 白鳥 悠太 / Yuta Shiratori / シラトリ ユウタ |
| 第3著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ) |
| 第4著者 氏名（和/英/ヨミ） | 葛西 誠也 / Seiya Kasai / カサイ セイヤ |
| 第4著者 所属（和/英） | 北海道大学/JSTさきがけ (略称： 北大/JST) Hokkaido University/PRESTO, JST (略称： Hokkaido Univ/JST) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-02-23 10:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ED |
| 資料番号 | ED2009-207, SDM2009-204 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.422(ED), no.423(SDM) |
| ページ範囲 | pp.65-70 |
| ページ数 | 6 |
| 発行日 | 2010-02-15 (ED, SDM) |
[研究会発表申込システムのトップページに戻る]