| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-02-23 11:00 GaAsナノワイヤネットワークを主体としたコンパクトな再構成可能BDD論理回路の検討 ○白鳥悠太・三浦健輔（北大）・葛西誠也（北大/JST）  ED2009-208 SDM2009-205 |
|
| 抄録 | （和） | 半導体ナノワイヤネットワークを主体とした，再構成可能な二分決定グラフ(BDD)論理回路について述べる．この回路では，シャノン展開にもとづき一般化されたブール関数をグラフで表現し、そのグラフを物理ネットワーク上に直接実装する．回路の再構成は，プログラマブルスイッチを用いてナノワイヤの導通と非導通を電気的に制御することで行う．また，BDD回路は，関数をコンパクトに表現するグラフ構造にもとづいているため，一般的な再構成回路であるSi CMOSルックアップテーブルと比べて，素子数と面積を減らすことができる．エッチングにより形成したGaAsヘキサゴナルナノワイヤネットワーク上に，ショットキーラップゲートで構成したノードデバイスとSiN電荷トラップ層を用いたプログラマブルスイッチを集積化することで，2入力再構成回路を試作し，その正しい動作と動的な再構成を実証した． |
| （英） | We describe a reconfigurable binary-decision-diagram logic circuit based on Shannon’s expansion of Boolean logic function and its graphical representation utilizing a semiconductor nanowire network. The circuit is reconfigured by using programmable switches that electrically connect and disconnect branches. This circuit has a compact structure with a small number of devices and a small circuit area compared with the conventional Si CMOS look-up table architecture. A two-input reconfigurable BDD circuit was fabricated on an etched GaAs nanowire network having hexagonal topology with Schottky wrap gates and SiN-based programmable switches. Its correct logic operation together with dynamic reconfiguration was successfully demonstrated. | |
| キーワード | （和） | 二分決定グラフ(BDD) / GaAsナノワイヤネットワーク / 再構成論理回路 / / / / / |
| （英） | Binary Decision Diagram (BDD) / GaAs Nanowire Network / Reconfigurable Logic Circuit / / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 422, ED2009-208, pp. 71-76, 2010年2月. | |
| 資料番号 | ED2009-208 | |
| 発行日 | 2010-02-15 (ED, SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ED2009-208 SDM2009-205 |
|
| 研究会情報 | |
| 研究会 | ED SDM |
| 開催期間 | 2010-02-22 - 2010-02-23 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawaken-Seinen-Kaikan |
| テーマ（和） | 機能ナノデバイスおよび関連技術 |
| テーマ（英） | Functional Nano Device and Related Technology |
| 講演論文情報の詳細 | |
| 申込み研究会 | ED |
| 会議コード | 2010-02-ED-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | GaAsナノワイヤネットワークを主体としたコンパクトな再構成可能BDD論理回路の検討 |
| サブタイトル（和） | |
| タイトル（英） | Compact Reconfigurable BDD Logic Circuits utilizing GaAs Nanowire Network |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 二分決定グラフ(BDD) / Binary Decision Diagram (BDD) |
| キーワード(2)（和/英） | GaAsナノワイヤネットワーク / GaAs Nanowire Network |
| キーワード(3)（和/英） | 再構成論理回路 / Reconfigurable Logic Circuit |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 白鳥 悠太 / Yuta Shiratori / シラトリ ユウタ |
| 第1著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 三浦 健輔 / Kensuke Miura / ミウラ ケンスケ |
| 第2著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 葛西 誠也 / Seiya Kasai / カサイ セイヤ |
| 第3著者 所属（和/英） | 北海道大学/JSTさきがけ (略称： 北大/JST) Hokkaido University/PRESTO JST (略称： Hokkaido Univ./JST) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-02-23 11:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ED |
| 資料番号 | ED2009-208, SDM2009-205 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.422(ED), no.423(SDM) |
| ページ範囲 | pp.71-76 |
| ページ数 | 6 |
| 発行日 | 2010-02-15 (ED, SDM) |
[研究会発表申込システムのトップページに戻る]