| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-03-02 09:20 演算命令のクラスタリングに基づくバイパスアーキテクチャ向けコード最適化手法の改良 ○鎌田裕基・庄司俊寛・田 金・杉野暢彦（東工大）  CAS2009-108 SIP2009-153 CS2009-103 |
|
| 抄録 | （和） | 近年、プロセッサの技術進歩に伴い、消費電力の増加が大きな問題となってきている。消費電力の中でも、プロセッサとレジスタとの通信電力が比較的高い割合を占めている。これを削減するために、バイパス構造をもつアーキテクチャ、及びこのアーキテクチャを効率よく使用するためのDFGを利用したスケジューリング方法が提案されている。本稿では、このスケジューリング方法で使用されているDFGを、命令のクラスタリングを利用して再構成することで、スケジューリング方法を改善する方法について提案する。提案方法を使用することで、スケジューリングが適応できるプログラムが増加した。 |
| （英） | For a processor with a bypass chain, a novel code optimization method based on data flow graph (DFG) form is discussed. In order to utilize the bypass chain effectively, a post-pass code rescheduling method for a given DFG has been presented. There exist, however, large numbers of equivalent DFGs of alternative computational orders. In this article, a preprocessing method based on a clustering technique for associative and commutative operations is discussed, so that an equivalent DFG of lower parallelism is derived. The proposed method is applied to the existing code optimization method, and the results derived for several example programs show its effectiveness. | |
| キーワード | （和） | バイパスアーキテクチャ / コード最適化 / 低消費電力 / / / / / |
| （英） | Processor with Bypass network / Code Optimization / Low Power Consumption / / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 434, CAS2009-108, pp. 173-178, 2010年3月. | |
| 資料番号 | CAS2009-108 | |
| 発行日 | 2010-02-22 (CAS, SIP, CS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2009-108 SIP2009-153 CS2009-103 |
|
| 研究会情報 | |
| 研究会 | SIP CAS CS |
| 開催期間 | 2010-03-01 - 2010-03-02 |
| 開催地（和） | 宮古島 ブリーズベイマリーナ |
| 開催地（英） | Hotel Breeze Bay Marina, Miyakojima |
| テーマ（和） | ネットワーク，通信のための信号処理および一般 |
| テーマ（英） | Signal processing for networking and communications, and others |
| 講演論文情報の詳細 | |
| 申込み研究会 | CAS |
| 会議コード | 2010-03-SIP-CAS-CS |
| 本文の言語 | 日本語 |
| タイトル（和） | 演算命令のクラスタリングに基づくバイパスアーキテクチャ向けコード最適化手法の改良 |
| サブタイトル（和） | |
| タイトル（英） | Preprocessing Method based on Operation Instruction Clustering of Code Optimization for a Processor Architecture with Bypass Chain |
| サブタイトル（英） | |
| キーワード(1)（和/英） | バイパスアーキテクチャ / Processor with Bypass network |
| キーワード(2)（和/英） | コード最適化 / Code Optimization |
| キーワード(3)（和/英） | 低消費電力 / Low Power Consumption |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鎌田 裕基 / Yuki Kamada / カマダ ユウキ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyou Institute of Technology (略称： Tokyou Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 庄司 俊寛 / Toshihiro Shoji / ショウジ トシヒロ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyou Institute of Technology (略称： Tokyou Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 田 金 / Jin Tian / デン キン |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyou Institute of Technology (略称： Tokyou Inst. of Tech.) |
| 第4著者 氏名（和/英/ヨミ） | 杉野 暢彦 / Nobuhiko Sugino / スギノ ノブヒコ |
| 第4著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyou Institute of Technology (略称： Tokyou Inst. of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-03-02 09:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | CAS |
| 資料番号 | CAS2009-108, SIP2009-153, CS2009-103 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.434(CAS), no.435(SIP), no.436(CS) |
| ページ範囲 | pp.173-178 |
| ページ数 | 6 |
| 発行日 | 2010-02-22 (CAS, SIP, CS) |
[研究会発表申込システムのトップページに戻る]