| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-03-04 17:25 FPGAのDSPブロックを最大限利用するRSA暗号ハードウェアアルゴリズム ○川上賢介・中野浩嗣（広島大）  IT2009-80 ISEC2009-88 WBS2009-59 |
|
| 抄録 | （和） | 本稿では，RSA暗号化・復号化が含むべき乗剰余演算のための効率よいハードウェアアルゴリズムを提案する．このハードウェアアルゴリズムは，組込みDSPブロック（DSP48E）と組込みメモリブロック（Block RAM）を搭載したXilinx社のVirtex-5ファミリFPGA XC5VSX50T-1に実装するように設計されている．特に，このハードウェアアルゴリズムは，これら2つの組込みブロックを効率よく用い，1024ビットのべき乗剰余演算をたった1つのDSP48Eブロックと1つのBlock RAMを用いて行なう．実装の結果，このハードウェアアルゴリズムは，1024ビットのべき乗剰余演算を最大44.8ms，平均33.8msで行なうことができる．また，1つのDSP48Eブロックと１つのBlock RAMのみを用いているので，1つのFPGA中に多くの回路を埋め込むことにより，複数のべき乗剰余演算を同時かつ並列に行なうことができる． |
| （英） | The main contribution of this paper is to present an efficient hardware algorithm for modular exponentiation, which is a key operation of RSA encryption/decryption. Our hardware algorithm is designed to be implemented in on the Xilinx Virtex-5 family FPGA XC5VSX50T-1, which has embedded DSP blocks (DSP48E) and embedded memory blocks (BRAM). In particular, our hardware algorithm efficiently uses these two embedded blocks such that it uses only one DSP48E block and one Block RAM for 1024-bit modular exponentiation. The implementation results showed that it runs run in no more than 44.8ms and in expected 33.8ms for 1024-bit modular exponentiation. Since it uses only one DSP48E block and one Block RAM, the FPGA can implement a lot of circuits which perform modulo exponentiation in parallel, in the same time. | |
| キーワード | （和） | べき乗剰余演算 / モンゴメリ乗算 / FPGA / RSA暗号化・復号化 / DSPブロック / / / |
| （英） | Modular Exponentiation / Montgomery multiplication / FPGA / RSA encryption/decription / DSP block / / / | |
| 文献情報 | 信学技報, vol. 109, no. 445, ISEC2009-88, pp. 61-68, 2010年3月. | |
| 資料番号 | ISEC2009-88 | |
| 発行日 | 2010-02-25 (IT, ISEC, WBS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | IT2009-80 ISEC2009-88 WBS2009-59 |
|
| 研究会情報 | |
| 研究会 | IT ISEC WBS |
| 開催期間 | 2010-03-04 - 2010-03-05 |
| 開催地（和） | 信州大学長野(工学)キャンパス |
| 開催地（英） | Nagano-Engineering Campus, Shinshu University |
| テーマ（和） | 一般：情報通信基礎サブソサイエティ合同研究会 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2010-03-IT-ISEC-WBS |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAのDSPブロックを最大限利用するRSA暗号ハードウェアアルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | An RSA Encryption Hardware Algorithm that uses a DSP block on the FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | べき乗剰余演算 / Modular Exponentiation |
| キーワード(2)（和/英） | モンゴメリ乗算 / Montgomery multiplication |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | RSA暗号化・復号化 / RSA encryption/decription |
| キーワード(5)（和/英） | DSPブロック / DSP block |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川上 賢介 / Kensuke Kawakami / カワカミ ケンスケ |
| 第1著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 中野 浩嗣 / Koji Nakano / ナカノ コウジ |
| 第2著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-03-04 17:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ISEC |
| 資料番号 | IT2009-80, ISEC2009-88, WBS2009-59 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.444(IT), no.445(ISEC), no.446(WBS) |
| ページ範囲 | pp.61-68 |
| ページ数 | 8 |
| 発行日 | 2010-02-25 (IT, ISEC, WBS) |
[研究会発表申込システムのトップページに戻る]