| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-03-10 15:50 MOSトランジスタの耐ばらつきチャネル分割に関する考察 ○劉 博・越智 敦・中武繁寿（北九州市大）  VLD2009-104 |
|
| 抄録 | （和） | 本研究では、規則バルク構造に基づくMOSアナログレイアウト自動設計方式の確立を目標として、短チャネル長／幅のトランジスタ集合への分割方法を扱う。$90nm$製造プロセスにおけるMOSトランジスタ特性評価回路が搭載したTEG(Test Element Group)を開発し、チャネル長(L)分割、チャネル幅(W)分割、拡散共有・分離など、多様なレイアウト構造を持つMOSトランジスタのDC特性を考察する。 また、これらのレイアウト構造に依存する製造ばらつきにも着目し、レイアウト面積とのトレードオフを考慮した総合評価を行い、製造ばらつきを抑制できるチャネル分割方法のガイドラインを示す。 |
| （英） | Aiming at the layout automation based on the regular bulk structure in MOS analog circuits, we study how to decompose a MOS transistor into unit-transistors with the short channel width and length. We developed the TEG (Test Element Group) on $90nm$ manufacturing process where various transistors decomposed with respect to channel length/width and diffusion sharing/isolation. Evaluating the DC characteristics of the transistors in the TEG as well as focusing the manufacturing variation, we provide guidelines for the channel decomposition to suppress the manufacturing variation taking the layout area into account. |
|
| キーワード | （和） | MOSアナログレイアウト / 規則バルク構造 / 製造ばらつき / チャネル分割 / / / / |
| （英） | MOS analog layout / egular bulk structure / manufacturing variation / channel decomposition / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 462, VLD2009-104, pp. 31-36, 2010年3月. | |
| 資料番号 | VLD2009-104 | |
| 発行日 | 2010-03-03 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-104 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2010-03-10 - 2010-03-12 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | MOSトランジスタの耐ばらつきチャネル分割に関する考察 |
| サブタイトル（和） | |
| タイトル（英） | Variation-Tolerant Decomposition of MOS Transistor |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MOSアナログレイアウト / MOS analog layout |
| キーワード(2)（和/英） | 規則バルク構造 / egular bulk structure |
| キーワード(3)（和/英） | 製造ばらつき / manufacturing variation |
| キーワード(4)（和/英） | チャネル分割 / channel decomposition |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 劉 博 / Bo Liu / リュウ ハカ |
| 第1著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 第2著者 氏名（和/英/ヨミ） | 越智 敦 / Atsushi Ochi / オチ アツシ |
| 第2著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 第3著者 氏名（和/英/ヨミ） | 中武 繁寿 / Shigetoshi Nakatake / ナカタケ シゲトシ |
| 第3著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-03-10 15:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-104 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.462 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2010-03-03 (VLD) |
[研究会発表申込システムのトップページに戻る]