講演抄録/キーワード |
講演名 |
2010-03-11 10:00
ビアプログラマブルデバイスVPEXのロジックアレイブロックと配線アーキテクチャの検討 ○山田翔太・國生雄一・西本智広・吉田直之・堀 遼平・松本直樹・北森達也(立命館大)・吉川雅弥(名城大)・藤野 毅(立命館大) VLD2009-107 |
抄録 |
(和) |
我々はこれまでに,電子ビーム直接描画に適したビアプログラマブルデバイスVPEX (Via Programmable logic device using EXclusive-or array)と,その専用CADシステムの開発を行ってきた.VPEXの基本論理素子(LE)は,EXORゲートとインバータを組み合わせた論理素子となっており,第1ビア層の変更によってこれらのゲートの接続関係を変更することですべての2入力論理とAOI,マルチプレクサなどの一部の3入力論理を実現することができる.また,LE間の配線は,固定されたメタル3層とメタル4層の接続関係を,第3ビア層の変更によってプログラムすることで実現する.そのため,LEを組み合わせた配置領域の形状や配線アーキテクチャはCADシステムの配線成功率に大きな影響を与える.そこで本研究では,開発したCADシステムを使用し,LEを組み合わせた配置形状と配線アーキテクチャについてベンチマークデータを用いて検討する. |
(英) |
We have developed the via-programmable logic device VPEX which was optimized for EB direct writing, and also developed the dedicated CAD system for the VPEX. The VPEX logic element composed of complex-gate type exclusive OR gate and inverters can be configured to one of 2-input logic functions or 3-input logic functions such as AOI and multiplexer with via-1 layer. The routing between LEs can be programmed by the via-3 layer which change connections between fixed metal-3 and metal-4 layers. Thus, the routing architecture and routing resources of each LE affect the wiring success ratio greatly. In this paper, we examine several routing architectures to improve the routability. |
キーワード |
(和) |
ビアプログラマブルロジック / 専用CADシステム / 配線混雑 / 配線アーキテクチャ / / / / |
(英) |
Via-programmable logic / Dedicated CAD system / Wire congestion / Routing architecture / / / / |
文献情報 |
信学技報, vol. 109, no. 462, VLD2009-107, pp. 49-54, 2010年3月. |
資料番号 |
VLD2009-107 |
発行日 |
2010-03-03 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2009-107 |