| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-03-11 11:15 潜在的多様性を考慮したプログラマブルハードウェアの高位合成手法 ○吉田浩章・藤田昌宏（東大/JST）  VLD2009-110 |
|
| 抄録 | （和） | SoCの開発コスト増大と開発期間短縮に伴い，製造故障や設計誤りの製造後修正を可能とする技術の重要性が増している．最近になり，制御部分をプログラマブルにすることにより製造後修正を可能とするプログラマブルハードウェアアクセラレータが注目されている．既存設計手法では初期設計に最適化されたデータパスとプログラマブル制御回路を合成するため，修正後の性能については考慮していない．本稿では，製造後に起こりうる潜在的な設計修正後の性能歩留まりを最大化するようなプログラマブルハードウェアの合成手法を提案する．例題を用いた計算機実験により，小さい面積オーバーヘッドで性能歩留まりを大幅に向上可能であることを示した． |
| （英） | Recently, programmable hardware accelerators have attracted more attention as an enabling solution for post-silicon engineering change, manufacturing defect tolerance, and efficient hardware reuse. Since existing techniques synthesize for a specific application, the synthesized hardware may not satisfy the performance goal under potential varieties such as engineering changes and manufacturing defects. This paper proposes a synthesis methodology of programmable hardware accelerators which maximizes the performance yield under potential varieties. Experimental results demonstrate that our methodology can improve the performance yield significantly with a small area increase. | |
| キーワード | （和） | プログラマブルハードウェア / 製造後修正 / 高位合成 / 性能歩留まり / / / / |
| （英） | Programmable hardware accelerators / engineering changes / high-level synthesis / performance yield / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 462, VLD2009-110, pp. 67-72, 2010年3月. | |
| 資料番号 | VLD2009-110 | |
| 発行日 | 2010-03-03 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-110 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2010-03-10 - 2010-03-12 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 潜在的多様性を考慮したプログラマブルハードウェアの高位合成手法 |
| サブタイトル（和） | |
| タイトル（英） | High-Level Synthesis of Programmable Hardware Accelerators Considering Potential Varieties |
| サブタイトル（英） | |
| キーワード(1)（和/英） | プログラマブルハードウェア / Programmable hardware accelerators |
| キーワード(2)（和/英） | 製造後修正 / engineering changes |
| キーワード(3)（和/英） | 高位合成 / high-level synthesis |
| キーワード(4)（和/英） | 性能歩留まり / performance yield |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉田 浩章 / Hiroaki Yoshida / ヨシダ ヒロアキ |
| 第1著者 所属（和/英） | 東京大学/科学技術振興機構 (略称： 東大/JST) University of Tokyo/CREST, Japan Science and Technology Agency (略称： Univ. of Tokyo/JST) |
| 第2著者 氏名（和/英/ヨミ） | 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ |
| 第2著者 所属（和/英） | 東京大学/科学技術振興機構 (略称： 東大/JST) University of Tokyo/CREST, Japan Science and Technology Agency (略称： Univ. of Tokyo/JST) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-03-11 11:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-110 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.462 |
| ページ範囲 | pp.67-72 |
| ページ数 | 6 |
| 発行日 | 2010-03-03 (VLD) |
[研究会発表申込システムのトップページに戻る]