| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-03-12 15:00 二段階動作合成によるグループ署名ASICの実装と評価 ○森岡澄夫・荒木俊則・一色寿幸・尾花 賢・佐古和恵（NEC）  VLD2009-128 |
|
| 抄録 | （和） | 匿名性をサポートした新しい電子署名アルゴリズムであるグループ署名をASIC実装して評価した．筆者らが知る限り，従来，同署名の回路化の報告はない．従来の暗号回路とは異なり，公開鍵暗号演算やハッシュ演算が約70回組み合わさる複雑な処理なので，RTL設計は無論，動作合成を利用しても回路化や検証が難しい．そこで，動作合成よりも上位にグループ署名に特化したマクロアーキテクチャ合成系を構築する等，設計フローを工夫した．0.25umゲートアレイという安価なプロセスのもとでも，低消費電力（425mW@100MHz）かつ3GHz PC S/Wと同等の高速度（署名生成0.135秒@100MHz）を達成できた．セキュリティ演算の複雑化により，今後，同様の設計フローの必要性が増すと考えられる． |
| （英） | We implemented a group signature algorithm, which enables anonymous digital signature, into an ASIC. To the best of the authors' knowledge, there has been no report on H/W design of the group signature. The signature algorithm is too complicated to use a standard RTL entry nor a behavioral synthesis method in the front-end design. We incorporated a two-level behavioral synthesis approach, where the circuit's macro-architecture is generated by a custom-made scheduler and the micro-architecture is constructed by a standard behavioral synthesis. Our 0.25um gate-array ASIC can generate a digital signature at the equivalent speed (0.135 seconds) with 3GHz PC software, while the power consumption is two orders of magnitude lower (425mW@100MHz). |
|
| キーワード | （和） | セキュリティ / グループ署名 / ESL / HLS / アーキテクチャ合成 / 動作合成 / / |
| （英） | Security / Group signature / ESL / HLS / Architecture synthesis / Behavioral synthesis / / | |
| 文献情報 | 信学技報, vol. 109, no. 462, VLD2009-128, pp. 175-180, 2010年3月. | |
| 資料番号 | VLD2009-128 | |
| 発行日 | 2010-03-03 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-128 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2010-03-10 - 2010-03-12 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 二段階動作合成によるグループ署名ASICの実装と評価 |
| サブタイトル（和） | |
| タイトル（英） | An ASIC implementation of a group signature algorithm using two-level behavioral synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | セキュリティ / Security |
| キーワード(2)（和/英） | グループ署名 / Group signature |
| キーワード(3)（和/英） | ESL / ESL |
| キーワード(4)（和/英） | HLS / HLS |
| キーワード(5)（和/英） | アーキテクチャ合成 / Architecture synthesis |
| キーワード(6)（和/英） | 動作合成 / Behavioral synthesis |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 森岡 澄夫 / Sumio Morioka / モリオカ スミオ |
| 第1著者 所属（和/英） | NEC システムIPコア研究所 (略称： NEC) System IP Core Research Labs., NEC (略称： NEC) |
| 第2著者 氏名（和/英/ヨミ） | 荒木 俊則 / Toshinori Araki / アラキ トシノリ |
| 第2著者 所属（和/英） | NEC 共通基盤ソフトウェア研究所 (略称： NEC) Common Platform Software Research Labs., NEC (略称： NEC) |
| 第3著者 氏名（和/英/ヨミ） | 一色 寿幸 / Toshiyuki Isshiki / イッシキ トシユキ |
| 第3著者 所属（和/英） | NEC 共通基盤ソフトウェア研究所 (略称： NEC) Common Platform Software Research Labs., NEC (略称： NEC) |
| 第4著者 氏名（和/英/ヨミ） | 尾花 賢 / Satoshi Obana / オバナ サトシ |
| 第4著者 所属（和/英） | NEC 共通基盤ソフトウェア研究所 (略称： NEC) Common Platform Software Research Labs., NEC (略称： NEC) |
| 第5著者 氏名（和/英/ヨミ） | 佐古 和恵 / Kazue Sako / サコ カズエ |
| 第5著者 所属（和/英） | NEC 共通基盤ソフトウェア研究所 (略称： NEC) Common Platform Software Research Labs., NEC (略称： NEC) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-03-12 15:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-128 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.462 |
| ページ範囲 | pp.175-180 |
| ページ数 | 6 |
| 発行日 | 2010-03-03 (VLD) |
[研究会発表申込システムのトップページに戻る]