| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-03-28 13:00 低遅延リアルタイムオンチップネットワークのための先読みルータの設計 ○向後卓磨・山崎信行（慶大）  CPSY2009-89 DC2009-86 |
|
| 抄録 | （和） | 大規模なCMP を用いて実時間システムを構築するためにはスケジューリング方式が重要である．実時間スケジューリングはプリエンプションと最悪実行時間の保証を前提としている．大規模CMP ではコア間の接続にNoCが用いられるため，ハードウェアコストや消費電力などの制約により，これらの要求を満たすことは挑戦的なテーマである．またプリエンプションはNoC 全体の転送遅延を増大させる可能性があり，その結果，アプリケーション性能を低下させてしまう可能性がある．本論文では，プリエンプション機能を持つNoC の転送遅延改善のためにパイプラインステージ数を削減する先読みオンチップルータを提案する．HDL を用いた実装を行い，合成トラフィックを用いて評価を行った． |
| （英） | Scheduling algorithms are very important to realize a real-time system by using large-scale chip multiprocessors (CMPs). Most real-time scheduling algorithms assume preemption and worst-case execution time. It is challenging topic to handle these requirements on Networks-on-Chip (NoC) which interconnects each core in large-scale CMP, because some on-chip constraints exist including amount of hardware and energy. Preemption mechanism may decrease throughput and increase latency. As result, application performance may fall down. This paper proposes a look-ahead on-chip router for a preemptable NoC. Proposed scheme reduces a number of pipeline stages and improves latency. We implemented the look-ahead on-chip router by using HDL and evaluated it by using synthetic traffics. |
|
| キーワード | （和） | リアルタイム / マルチコア / メニーコア / オンチップネットワーク / ネットワークオンチップ / 低遅延 / / |
| （英） | Real-Time / Multi-core / Many-core / On-chip Networks / Networks-on-Chip (NoC) / Low Latency / / | |
| 文献情報 | 信学技報, vol. 109, no. 474, CPSY2009-89, pp. 465-470, 2010年3月. | |
| 資料番号 | CPSY2009-89 | |
| 発行日 | 2010-03-19 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2009-89 DC2009-86 |
|
| 研究会情報 | |
| 研究会 | CPSY DC IPSJ-SLDM IPSJ-EMB IPSJ-UBI IPSJ-MBL |
| 開催期間 | 2010-03-26 - 2010-03-28 |
| 開催地（和） | 八丈シーパークリゾート |
| 開催地（英） | |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2010 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2010-03-CPSY-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 低遅延リアルタイムオンチップネットワークのための先読みルータの設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of Look-Ahead Router for Low Latency Real-Time On-Chip Networks |
| サブタイトル（英） | |
| キーワード(1)（和/英） | リアルタイム / Real-Time |
| キーワード(2)（和/英） | マルチコア / Multi-core |
| キーワード(3)（和/英） | メニーコア / Many-core |
| キーワード(4)（和/英） | オンチップネットワーク / On-chip Networks |
| キーワード(5)（和/英） | ネットワークオンチップ / Networks-on-Chip (NoC) |
| キーワード(6)（和/英） | 低遅延 / Low Latency |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 向後 卓磨 / Takuma Kogo / コウゴ タクマ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 山崎 信行 / Nobuyuki Yamasaki / ヤマサキ ノブユキ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-03-28 13:00:00 |
| 発表時間 | 20分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2009-89, DC2009-86 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.474(CPSY), no.475(DC) |
| ページ範囲 | pp.465-470 |
| ページ数 | 6 |
| 発行日 | 2010-03-19 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]