お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-03-28 13:20
SRAM型FPGAにおける二重冗長回路実装手法の一検討
白石恭平尼崎太樹久我守弘熊本大)・藤山修久犬飼道彦東芝)・末吉敏則熊本大CPSY2009-90 DC2009-87
抄録 (和) SRAM 型FPGA(Field Programmable Gate Array)は,メモリに回路情報を保持することにより再構成可能という特徴を持つLSI である.SRAM 型FPGA は,プロセス技術の向上により高集積化・高性能化が進んでおり,様々な分野で注目を集めている.しかし,SEU(Single Event Upset)によりメモリの値が反転し,回路情報が書き変わり誤動作を引き起こす恐れがある.従って,SRAM 型FPGA は決して誤動作が許されないシステムで使用することは困難である.そこで,ケーススタディとして電力システムを対象とし,保護リレー回路の二重冗長化に着目した高信頼化手法を提案する.本稿では,回路全体を二重冗長化する手法と保護リレーの機能ブロック毎に二重冗長化する手法について回路規模や復旧時間を評価し,機能ブロック毎に二重冗長化する手法の可能性を示した. 
(英) SRAM-based Field Programmable Gate Array (FPGA) is widely used in various applications such as industrial electronic devices, embedded systems and so on. However, SRAM-based FPGA has the problem of receiving the influence of Single Event Upset (SEU). Therefore, it is difficult to use it in the system that doesn’t permit malfunction. The present paper describes a technique for high-reliability of the protection relay circuit using
Duplication With Comparison (DWC) as a case study. We evaluate the area and recovery time about Full-DWC and Function-DWC. The results show that further possibilities of the Function-DWC.
キーワード (和) FPGA / 高信頼化 / 二重冗長化 / SEU / 保護リレー / / /  
(英) FPGA / Reliability / Duplication Technique / SEU / Protection Relay / / /  
文献情報 信学技報, vol. 109, no. 474, CPSY2009-90, pp. 471-476, 2010年3月.
資料番号 CPSY2009-90 
発行日 2010-03-19 (CPSY, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2009-90 DC2009-87

研究会情報
研究会 CPSY DC IPSJ-SLDM IPSJ-EMB IPSJ-UBI IPSJ-MBL  
開催期間 2010-03-26 - 2010-03-28 
開催地(和) 八丈シーパークリゾート 
開催地(英)  
テーマ(和) 組込み技術とネットワークに関するワークショップ ETNET2010 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2010-03-CPSY-DC-SLDM-EMB-UBI-MBL 
本文の言語 日本語 
タイトル(和) SRAM型FPGAにおける二重冗長回路実装手法の一検討 
サブタイトル(和)  
タイトル(英) A Case Study of Duplication Technique for SRAM-based FPGA 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) 高信頼化 / Reliability  
キーワード(3)(和/英) 二重冗長化 / Duplication Technique  
キーワード(4)(和/英) SEU / SEU  
キーワード(5)(和/英) 保護リレー / Protection Relay  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 白石 恭平 / Kyohei Shiraishi / シライシ キョウヘイ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 久我 守弘 / Morihiro Kuga / クガ モリヒロ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 藤山 修久 / Nobuhisa Fujiyama / フジヤマ ノブヒサ
第4著者 所属(和/英) 株式会社 東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第5著者 氏名(和/英/ヨミ) 犬飼 道彦 / Michihiko Inukai / イヌカイ ミチヒコ
第5著者 所属(和/英) 株式会社 東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第6著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第6著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-03-28 13:20:00 
発表時間 20分 
申込先研究会 CPSY 
資料番号 CPSY2009-90, DC2009-87 
巻番号(vol) vol.109 
号番号(no) no.474(CPSY), no.475(DC) 
ページ範囲 pp.471-476 
ページ数
発行日 2010-03-19 (CPSY, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会