講演抄録/キーワード |
講演名 |
2010-03-28 14:15
超高速ネットワーク対応URLフィルタリング装置の開発 ○戸田賢二・関山 守・久保田貴也(産総研) CPSY2009-92 DC2009-89 |
抄録 |
(和) |
DDR2ポート2チャンネルと10GbEを6本備えるFPGAボードを開発し,ハッシュとバイナリサーチを併用した方式を実装することにより,数十Gbps速度で実用的なサイズのURLブラックリストをフィルタリングする装置の開発を行った. |
(英) |
The FPGA board having two DDR2 ports and six 10GbE ports is developed and implemented hybrid method using hash and binary search. In the system, the filtering of the URL black list of the feasible size is performed at the speed of several tens of Gbps. |
キーワード |
(和) |
URLフィルタリング / FPGA / ハッシュ / バイナリサーチ / 10Gビットイーサ / / / |
(英) |
URL Filtering / FPGA / Hash / Binary Search / 10G bit Ethernet / / / |
文献情報 |
信学技報, vol. 109, no. 475, DC2009-89, pp. 483-488, 2010年3月. |
資料番号 |
DC2009-89 |
発行日 |
2010-03-19 (CPSY, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2009-92 DC2009-89 |