講演抄録/キーワード |
講演名 |
2010-04-22 09:00
[招待講演]SRAMの技術動向と定負電位書込み回路を用いた32nm 0.149μm2セル低電圧コンフィギュラブルSRAM ○藤村勇樹・平林 修・佐々木貴彦・鈴木 東・川澄 篤・武山泰久・櫛田桂一・深野 剛・片山 明・仁木祐介・矢部友章(東芝) ICD2010-1 エレソ技報アーカイブへのリンク:ICD2010-1 |
抄録 |
(和) |
本稿では、32nm High-k Metal Gate CMOSプロセスにて0.149μm2セルを用い開発した低電圧コンフィギュラブルSRAMについて述べる。低電圧でセルの動作マージンを保つためビット線負電位書込みとプロセスばらつきに応じたワード線レベル最適制御を導入するが、コンフィギュラブルSRAMに適した回路が必要である。そこで、セルアレイのビット線長が異なる場合でも負電位が一定となるような定負電位ライトバッファと低電圧においても立ち上がり遅延の少ないレベル可変ワード線ドライバを提案する。テストチップを試作し測定した結果、ビット線/ワード線当たりのセル数が64/128/192/256とサイズの異なるセルアレイに対して0.1V以上の低電圧化を確認した。 |
(英) |
This paper presents a configurable SRAM for low voltage operation with Constant-Negative-Level Write Buffer (CNL-WB) and Level Programmable Wordline Driver for single supply operation(LPWD). CNL-WB is suitable for compilable SRAMs and it improves write margin by featuring an automatic bitline level adjustment for configuration range of four to 512 cells/bitline using a replica bitline technique. LPWD optimizes the tradeoff between disturb and write margin of a memory cell, realizing 60% shorter wordline rise time than that of the conventional design at 0.7V. The test chip has been fabricated in 32nm high-κ/metal gate CMOS technology with 0.149μm2 6T cell. Measurement results have demonstrated cell failure rate improvement by two orders of magnitude for array configuration range of 64 to 256 rows by 64 to 256 columns. |
キーワード |
(和) |
SRAM / 低電圧 / コンフィギュラブル / ビット線負電位 / レプリカビット線 / ワード線ドライバ / / |
(英) |
SRAM / Low Voltage Operation / Configurable / Negative Bias / Replica / Wordline Driver / / |
文献情報 |
信学技報, vol. 110, no. 9, ICD2010-1, pp. 1-6, 2010年4月. |
資料番号 |
ICD2010-1 |
発行日 |
2010-04-15 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2010-1 エレソ技報アーカイブへのリンク:ICD2010-1 |