講演抄録/キーワード |
講演名 |
2010-05-14 11:20
複数FPGA上で動作するスケーラブルアレイプロセッサのためのGALS設計 ○王 陸洲・佐野健太郎・山本 悟(東北大) RECONF2010-13 |
抄録 |
(和) |
我々はシステムの規模に対しスケーラブルな高性能差分法計算を実現するため、シストリック計算メモリアーキテクチャを提案している。本アーキテクチャは完全並列に計算を実行可能なアレイ構造を持ち、多数のFPGAを用いることにより、ハードウェア資源に比例したスケーラブルな計算性能を実現する。しかし、現実問題として、多数のFPGAを用いる場合、必然的に異なる複数のクロックドメインを扱うことになり、広域非同期局所同期(GALS)設計が不可欠である。本論文では、異なるクロックドメイン間での非同期通信を可能とし、データ同期を保証する差分法専用計算機のためのGALS設計を提案する。ALTERA社のStratix III FPGAを用いて試作実装を行い、提案するGALS設計のオーバーヘッドは動作周波数とハードウェア資源消費の点において十分に小さく、また、必要最低限のストールしか発生しないことから、本計算機が持つ本来のスケーラビリティは損なわれないことを明らかにする。 |
(英) |
So far we have proposed systolic computational-memory (SCM) architecture for high-performance and scalable computation based on the finite difference methods. The SCM architecture has a completely parallel array structure to achieve scalable performance to the increased hardware resources of a multi-FPGA system. The problem is that real-world implementation requires globally asynchronous and locally synchronous (GALS) design for scalably operating over multiple FPGAs with different clock domains. This paper presents GALS design of SCM arrays (SCMA) for asynchronous communication and a stall mechanism to guarantee the data synchronization among processing elements of different clock domains. Prototype implementation with ALTERA Stratix III FPGAs shows that the proposed design does not give a big overhead in operating frequency and hardware resource utilization. We also evaluate the scalability of the SCMA over multiple FPGAs considering actual stall cycles. |
キーワード |
(和) |
専用計算機 / 差分法 / FPGA / GALS / / / / |
(英) |
custom computing machines / difference scheme / FPGA / GALS / / / / |
文献情報 |
信学技報, vol. 110, no. 32, RECONF2010-13, pp. 69-74, 2010年5月. |
資料番号 |
RECONF2010-13 |
発行日 |
2010-05-06 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2010-13 |