お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-05-14 11:20
複数FPGA上で動作するスケーラブルアレイプロセッサのためのGALS設計
王 陸洲佐野健太郎山本 悟東北大RECONF2010-13
抄録 (和) 我々はシステムの規模に対しスケーラブルな高性能差分法計算を実現するため、シストリック計算メモリアーキテクチャを提案している。本アーキテクチャは完全並列に計算を実行可能なアレイ構造を持ち、多数のFPGAを用いることにより、ハードウェア資源に比例したスケーラブルな計算性能を実現する。しかし、現実問題として、多数のFPGAを用いる場合、必然的に異なる複数のクロックドメインを扱うことになり、広域非同期局所同期(GALS)設計が不可欠である。本論文では、異なるクロックドメイン間での非同期通信を可能とし、データ同期を保証する差分法専用計算機のためのGALS設計を提案する。ALTERA社のStratix III FPGAを用いて試作実装を行い、提案するGALS設計のオーバーヘッドは動作周波数とハードウェア資源消費の点において十分に小さく、また、必要最低限のストールしか発生しないことから、本計算機が持つ本来のスケーラビリティは損なわれないことを明らかにする。 
(英) So far we have proposed systolic computational-memory (SCM) architecture for high-performance and scalable computation based on the finite difference methods. The SCM architecture has a completely parallel array structure to achieve scalable performance to the increased hardware resources of a multi-FPGA system. The problem is that real-world implementation requires globally asynchronous and locally synchronous (GALS) design for scalably operating over multiple FPGAs with different clock domains. This paper presents GALS design of SCM arrays (SCMA) for asynchronous communication and a stall mechanism to guarantee the data synchronization among processing elements of different clock domains. Prototype implementation with ALTERA Stratix III FPGAs shows that the proposed design does not give a big overhead in operating frequency and hardware resource utilization. We also evaluate the scalability of the SCMA over multiple FPGAs considering actual stall cycles.
キーワード (和) 専用計算機 / 差分法 / FPGA / GALS / / / /  
(英) custom computing machines / difference scheme / FPGA / GALS / / / /  
文献情報 信学技報, vol. 110, no. 32, RECONF2010-13, pp. 69-74, 2010年5月.
資料番号 RECONF2010-13 
発行日 2010-05-06 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2010-13

研究会情報
研究会 RECONF  
開催期間 2010-05-13 - 2010-05-14 
開催地(和) 長崎温泉 やすらぎ伊王島 (長崎市伊王島町) 
開催地(英)  
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2010-05-RECONF 
本文の言語 日本語 
タイトル(和) 複数FPGA上で動作するスケーラブルアレイプロセッサのためのGALS設計 
サブタイトル(和)  
タイトル(英) GALS Design for Scalable Array Processors Operating on Multiple FPGAs 
サブタイトル(英)  
キーワード(1)(和/英) 専用計算機 / custom computing machines  
キーワード(2)(和/英) 差分法 / difference scheme  
キーワード(3)(和/英) FPGA / FPGA  
キーワード(4)(和/英) GALS / GALS  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 王 陸洲 / Wang Luzhou / オウ リクシュウ
第1著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第2著者 氏名(和/英/ヨミ) 佐野 健太郎 / Kentaro Sano / サノ ケンタロウ
第2著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第3著者 氏名(和/英/ヨミ) 山本 悟 / Satoru Yamamoto / ヤマモト サトル
第3著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-05-14 11:20:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2010-13 
巻番号(vol) vol.110 
号番号(no) no.32 
ページ範囲 pp.69-74 
ページ数
発行日 2010-05-06 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会