| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-05-27 13:20 シリコーン樹脂絶縁膜を用いた積層型CMOS回路の作製 ○菊地幸大・山内 博・飯塚正明・酒井正俊・中村雅一・工藤一浩（千葉大）  OME2010-18 |
|
| 抄録 | （和） | シリコーン樹脂は低コスト、低温プロセスである塗布法によって成膜が可能である。本研究では、光硬化型シリコーン樹脂をゲート絶縁膜材料として用いて、積層型CMOS回路の作製し、その素子特性を調べた。この積層型構造は、従来の基板に対して平面的に作製したCMOSと比べ、素子表面積の縮小や配線長の短縮、活性層の塗り分けの容易化などといった効果が期待できる。積層型CMOS素子は、最初に基板上にトップゲート構造のZnO-TFT（nチャネル）を作製し、その上にゲート電極を共有したボトムゲート構造のペンタセン-TFT（pチャネル）を積層して作製した。作製した素子は典型的なCMOSインバータ特性を示すことを確認した。 |
| （英） | We have demonstrated the inverter operation of stacked-structure CMOS devices using pentacene and ZnO as active layers. The fabrication process of the device is as follows: A top-gate-type ZnO thin-film transistor (TFT), which works as an n-channel transistor, was formed on a glass substrate. Then, a bottom-gate-type pentacene TFT, as a p-channel transistor, was formed on top of the ZnO TFT while sharing a common gate electrode. For both TFTs, solution-processed silicone-resin layers were used as gate dielectric. The stacked-structure CMOS has several advantages of, for example, easiness of active material patterning, compact device area per stage and the short length of the interconnection as compared with the planar configuration in a conventional CMOS circuit. | |
| キーワード | （和） | CMOSインバータ / シリコーン樹脂 / ペンタセン / ZnO / / / / |
| （英） | CMOS inverter / silicone-resin / pentacene / ZnO / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 59, OME2010-18, pp. 7-10, 2010年5月. | |
| 資料番号 | OME2010-18 | |
| 発行日 | 2010-05-20 (OME) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | OME2010-18 |
|
| 研究会情報 | |
| 研究会 | OME |
| 開催期間 | 2010-05-27 - 2010-05-27 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 有機材料・一般 |
| テーマ（英） | Organic Materials, General |
| 講演論文情報の詳細 | |
| 申込み研究会 | OME |
| 会議コード | 2010-05-OME |
| 本文の言語 | 日本語 |
| タイトル（和） | シリコーン樹脂絶縁膜を用いた積層型CMOS回路の作製 |
| サブタイトル（和） | |
| タイトル（英） | CMOS Inverter Based on a Stacked Structure Using Silicone-Resin as Dielectric Layers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | CMOSインバータ / CMOS inverter |
| キーワード(2)（和/英） | シリコーン樹脂 / silicone-resin |
| キーワード(3)（和/英） | ペンタセン / pentacene |
| キーワード(4)（和/英） | ZnO / ZnO |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 菊地 幸大 / Kodai Kikuchi / キクチ コウダイ |
| 第1著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 山内 博 / Hiroshi Yamauchi / ヤマウチ ヒロシ |
| 第2著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 飯塚 正明 / Masaaki Iizuka / イイヅカ マサアキ |
| 第3著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 酒井 正俊 / Masatoshi Sakai / サカイ マサトシ |
| 第4著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 中村 雅一 / Masakazu Nakamura / ナカムラ マサカズ |
| 第5著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 工藤 一浩 / Kazuhiro Kudo / クドウ カズヒロ |
| 第6著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-05-27 13:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | OME |
| 資料番号 | OME2010-18 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.59 |
| ページ範囲 | pp.7-10 |
| ページ数 | 4 |
| 発行日 | 2010-05-20 (OME) |
[研究会発表申込システムのトップページに戻る]