| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-06-25 14:00 スイッチの機能を考慮した部分スルー可検査性に関する考察 ○岡 伸也・吉川祐樹・市原英行・井上智生（広島市大）  DC2010-9 |
|
| 抄録 | （和） | 無閉路可検査順序回路は実用的にテスト容易な順序回路である． その1つのクラスとして部分スルー可検査順序回路があり，順序回路が部分スルー可検査であるための条件が示されている． 本論文では，回路内のスイッチ機能を考慮することで，部分スルー可検査性におけるレジスタのホールド機能に関する条件を緩和できることを示し， 部分スルー可検査順序回路と同様にテスト容易な順序回路として切換部分スルー可検査順序回路を提案する． 実験により，切換部分スルー可検査性に基づくテスト容易化設計は， 部分スルー可検査性に基づくそれに比べて面積オーバーヘッドの削減が可能であり，テスト実行時間も削減可能であることを示す． |
| （英） | Partially thru testable sequential circuits are known to be practically testable, and a condition for the testable sequential circuits has been proposed. In this paper, we focus on multiplexers in partially thru testable sequential circuits, and show that a part of the condition, which is a sub-condition about the hold function of registers, can be relaxed by considering the function of multiplexers. A class of the sequential circuits that satisfy the relaxed condition includes the previous class of partially thru testable circuits. Experimental results show that a DFT based on the new class requires smaller area overhead and smaller test application time than that based on the previous class. |
|
| キーワード | （和） | スルー可検査性 / テスト容易化設計 / 時間展開モデル / 組合せテスト生成アルゴリズム / / / / |
| （英） | thru testability / design for testability / time expansion model / combinational test generation algorithm / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 106, DC2010-9, pp. 7-11, 2010年6月. | |
| 資料番号 | DC2010-9 | |
| 発行日 | 2010-06-18 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2010-9 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2010-06-25 - 2010-06-25 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 設計／テスト／検証 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2010-06-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | スイッチの機能を考慮した部分スルー可検査性に関する考察 |
| サブタイトル（和） | |
| タイトル（英） | A Class of Partial Thru Testable Sequential Circuits with Multiplexers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スルー可検査性 / thru testability |
| キーワード(2)（和/英） | テスト容易化設計 / design for testability |
| キーワード(3)（和/英） | 時間展開モデル / time expansion model |
| キーワード(4)（和/英） | 組合せテスト生成アルゴリズム / combinational test generation algorithm |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岡 伸也 / Nobuya Oka / オカ ノブヤ |
| 第1著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 吉川 祐樹 / Yuki Yoshikawa / ヨシカワ ユウキ |
| 第2著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 市原 英行 / Hideyuki Ichihara / イチハラ ヒデユキ |
| 第3著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 井上 智生 / Tomoo Inoue / イノウエ トモオ |
| 第4著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-06-25 14:00:00 |
| 発表時間 | 30分 |
| 申込先研究会 | DC |
| 資料番号 | DC2010-9 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.106 |
| ページ範囲 | pp.7-11 |
| ページ数 | 5 |
| 発行日 | 2010-06-18 (DC) |
[研究会発表申込システムのトップページに戻る]