| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-07-02 16:05 The optimum physical targets of the 3-dimensional vertical FG NAND flash memory cell arrays with the extended sidewall control gate (ESCG) structure ○Moon-Sik Seo（Tohoku Univ.）・Tetsuo Endoh（Tohoku Univ./JST）  ED2010-101 SDM2010-102 エレソ技報アーカイブへのリンク：ED2010-101 SDM2010-102 |
|
| 抄録 | （和） | Recently, the 3-dimensional vertical Floating Gate (FG) NAND flash memory cell arrays with the extended sidewall control gate (ESCG) was proposed. Using this novel structure, we successfully implemented superior program speed, read current, and less interference characteristics, by the high coupling ratio and highly electrical inverted S/D region. However, the process stability of the ESCG structure has not been sufficiently confirmed such as the variations of the physical dimensions. In this paper, we intensively investigated the electrical dependency according to the physical dimensions of ESCG, such as the line and spacing of ESCG, the thickness of bottom oxide and so on. Using the 2-dimentional TCAD simulations, we compared the basic characteristics of the FG type flash cell operation, in the aspect of program speed, read current, and interference effect. Finally, we check the process window and suggest the optimum target of the ESCG structure for reliable flash cell operation. From above all, we confirmed that this 3-dimensional vertical FG NAND flash memory cell arrays using the ESCG structure is the most attractive candidate for terabit 3-D vertical NAND flash cell array. |
| （英） | Recently, the 3-dimensional vertical Floating Gate (FG) NAND flash memory cell arrays with the extended sidewall control gate (ESCG) was proposed. Using this novel structure, we successfully implemented superior program speed, read current, and less interference characteristics, by the high coupling ratio and highly electrical inverted S/D region. However, the process stability of the ESCG structure has not been sufficiently confirmed such as the variations of the physical dimensions. In this paper, we intensively investigated the electrical dependency according to the physical dimensions of ESCG, such as the line and spacing of ESCG, the thickness of bottom oxide and so on. Using the 2-dimentional TCAD simulations, we compared the basic characteristics of the FG type flash cell operation, in the aspect of program speed, read current, and interference effect. Finally, we check the process window and suggest the optimum target of the ESCG structure for reliable flash cell operation. From above all, we confirmed that this 3-dimensional vertical FG NAND flash memory cell arrays using the ESCG structure is the most attractive candidate for terabit 3-D vertical NAND flash cell array. |
|
| キーワード | （和） | Stacked-Surrounding Gate cell / 3-dimensional vertical Floating Gate (FG) type NAND flash / Extended Sidewall Control Gate (ESCG) / / / / / |
| （英） | Stacked-Surrounding Gate cell / 3-dimensional vertical Floating Gate (FG) type NAND flash / Extended Sidewall Control Gate (ESCG) / / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 110, SDM2010-102, pp. 225-230, 2010年6月. | |
| 資料番号 | SDM2010-102 | |
| 発行日 | 2010-06-23 (ED, SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ED2010-101 SDM2010-102 エレソ技報アーカイブへのリンク：ED2010-101 SDM2010-102 |
|
| 研究会情報 | |
| 研究会 | ED SDM |
| 開催期間 | 2010-06-30 - 2010-07-02 |
| 開催地（和） | 東工大 大岡山キャンパス |
| 開催地（英） | Tokyo Inst. of Tech. Ookayama Campus |
| テーマ（和） | 第18回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2010) |
| テーマ（英） | 2010 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2010-06-ED-SDM |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | The optimum physical targets of the 3-dimensional vertical FG NAND flash memory cell arrays with the extended sidewall control gate (ESCG) structure |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Stacked-Surrounding Gate cell / Stacked-Surrounding Gate cell |
| キーワード(2)（和/英） | 3-dimensional vertical Floating Gate (FG) type NAND flash / 3-dimensional vertical Floating Gate (FG) type NAND flash |
| キーワード(3)（和/英） | Extended Sidewall Control Gate (ESCG) / Extended Sidewall Control Gate (ESCG) |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 徐 文植 / Moon-Sik Seo / ソ ムンシク |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 遠藤 哲郎 / Tetsuo Endoh / エンドウ テツオ |
| 第2著者 所属（和/英） | 東北大学/JST-CREST (略称： 東北大/JST) Tohoku University/JST-CREST (略称： Tohoku Univ./JST) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-07-02 16:05:00 |
| 発表時間 | 15分 |
| 申込先研究会 | SDM |
| 資料番号 | ED2010-101, SDM2010-102 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.109(ED), no.110(SDM) |
| ページ範囲 | pp.225-230 |
| ページ数 | 6 |
| 発行日 | 2010-06-23 (ED, SDM) |
[研究会発表申込システムのトップページに戻る]