ご案内 入会して研究会活動をもっとお得に!研究会参加費・年間登録費が会員価格になります。
お知らせ 【重要】研究会参加費の支払いおよび原稿アップロード手続きの変更に関するご案内
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-07-22 09:30
超電導フラッシュ型ADCにおける半同期型エラー補正回路の設計
石原和政東京電機大/国際超電導産技研センター)・鈴木秀雄国際超電導産技研センター)・宮原一紀東京電機大)・日高睦夫国際超電導産技研センターSCE2010-14
抄録 (和) 現在、我々は次世代光通信技術の受信機やリアルタイムオシロスコープへの応用を目指して超電導フラッシュ型ADC(Analog-to-Digital Converter)の開発を行っている。この回路は超電導回路の高速性と量子効果を利用することで、半導体回路より高速なADCが実現可能と考えられる。フラッシュ型ADCの回路構成はコンパレータ回路と後段のディジタルエラー補正回路(Selector、D-FF等からなる回路)で構成される。各回路に関してはすでに動作確認がされているが、以前のエラー補正回路ではSelectorへの入力と制御信号のタイミングをJTLによる遅延時間で調整をしていたため、バイアス電流変動に弱い構造になっていた。
本研究ではこの問題の対処と更なるエラー補正回路の高性能化をするため、クロック(clk)信号に同期させた半同期型エラー補正回路を設計した。設計したエラー補正回路は、NOT-CLK型とCLK型の2種類である。両者を測定した結果、NOT-CLK型は20G~40GHz、CLK型は20G~30GHzでの正常動作を確認した。 
(英) We have been developing superconducting flash type ADC(Analog-to-Digital Converter) aiming for the application to a digitizer and a real-time oscilloscope for the next generation optical communication technology and so on. High speed operation and the quantum effect of the superconductor circuit are suitable for ADC, enabling ADC to operate at high speed with small circuit level than that of semiconductor circuit. The ADC circuit consists of a comparator circuit and a digital error correction circuit composed of selectors, D-FF etc. The function of each circuit at low speed has been confirmed, but we need several improvements for high-speed operation. The error correction circuit designed previously a weak structure to the change of the bias current because the delay time between an input signal and a control signal to the selector was adjusted in JTLs.
The present study deals with this problem and improves the error correction circuit. We designed semi-synchronous error correction circuit in which input signals are synchronized with the CLK signal. We designed the error correction circuits of the NOT-CLK type and the CLK type as the selector. The error correction circuits with NOT-CLK type one and the CLK type one have been confirmed at high-speed operations of 20G~40GHz and 20G~30GHz by using on-chip test method, respectively.
キーワード (和) SFQ回路 / 超電導フラッシュ型ADC / / / / / /  
(英) SFQ circuit / Superconducting flash type ADC / / / / / /  
文献情報 信学技報, vol. 110, no. 139, SCE2010-14, pp. 1-6, 2010年7月.
資料番号 SCE2010-14 
発行日 2010-07-15 (SCE) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SCE2010-14

研究会情報
研究会 SCE  
開催期間 2010-07-22 - 2010-07-22 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) 信号処理基盤技術及びその応用、一般 
テーマ(英) Signal processing technologies and their applications, etc. 
講演論文情報の詳細
申込み研究会 SCE 
会議コード 2010-07-SCE 
本文の言語 日本語 
タイトル(和) 超電導フラッシュ型ADCにおける半同期型エラー補正回路の設計 
サブタイトル(和)  
タイトル(英) Design of semi-synchronous error correction circuit for superconducting flash type ADC 
サブタイトル(英)  
キーワード(1)(和/英) SFQ回路 / SFQ circuit  
キーワード(2)(和/英) 超電導フラッシュ型ADC / Superconducting flash type ADC  
キーワード(3)(和/英) /  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 石原 和政 / Kazumasa Ishihara / イシハラ カズマサ
第1著者 所属(和/英) 東京電機大学/(財)国際超電導産業技術研究センター (略称: 東京電機大/国際超電導産技研センター)
Tokyo Denki University/International Superconductivity Technology Center (略称: Tokyo Denki Univ./ISTEC)
第2著者 氏名(和/英/ヨミ) 鈴木 秀雄 / Hideo Suzuki / スズキ ヒデオ
第2著者 所属(和/英) (財)国際超電導産業技術研究センター (略称: 国際超電導産技研センター)
International Superconductivity Technology Center (略称: ISTEC)
第3著者 氏名(和/英/ヨミ) 宮原 一紀 / Kazunori Miyahara / ミヤハラ カズノリ
第3著者 所属(和/英) 東京電機大学 (略称: 東京電機大)
Tokyo Denki University (略称: Tokyo Denki Univ.)
第4著者 氏名(和/英/ヨミ) 日高 睦夫 / Mutsuo Hidaka / ヒダカ ムツオ
第4著者 所属(和/英) (財)国際超電導産業技術研究センター (略称: 国際超電導産技研センター)
International Superconductivity Technology Center (略称: ISTEC)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-07-22 09:30:00 
発表時間 25分 
申込先研究会 SCE 
資料番号 SCE2010-14 
巻番号(vol) vol.110 
号番号(no) no.139 
ページ範囲 pp.1-6 
ページ数
発行日 2010-07-15 (SCE) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会