| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-08-26 11:25 デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発 ○三木拓司・森江隆史・尾関俊明・道正志郎（パナソニック）  SDM2010-129 ICD2010-44 |
|
| 抄録 | （和） | 本稿では、ダブルサンプリングパイプラインADCのメモリ効果を取り除くためのオンチップデジタル補正技術を提案する。ダブルサンプリングパイプラインADCでは、各ステージのオペアンプを2つのチャネルで共有する構成であるため、一方のチャネルの直前の出力時に発生するオペアンプの残留電荷が、他方のチャネルの出力に影響を及ぼす。このメモリ効果を除去するため、従来は高ゲインオペアンプを用いていたが、ADCの小型・低消費電力化に伴い、オペアンプの高ゲイン化は年々難しくなっている。従って、我々はデジタル回路のみでメモリ効果を補正する技術を開発した。本補正技術は、デジタル領域でのみ補正を行うため、高ゲインオペアンプを必要としない。すなわち、微細プロセスを用いたとしても、十分な性能のダブルサンプリングパイプラインADCを小面積かつ低消費電力で実現できる。今回、デジタルメモリ効果補正を搭載した10bit-300MHzダブルサンプリングADCを45nmCMOSプロセスにて開発したので報告する。 |
| （英） | This paper describes an on-chip digital calibration technique to eliminate a memory effect error in Double-sampling Pipelined Analog to Digital Converters. In double-sampling pipelined ADC, one channel’s output is affected by the other channel’s adjacent output due to share an Op-amp with 2-channel Pipelined ADCs. To avoid this memory effect error, high gain Op-amp is required in conventional technique, but it causes high power consumption and large area of ADC. Therefore, we developed digital memory effect calibration techniques without using a high gain Op-amp. Since this technique fully performs in digital domain, power consumption and area of pipelined ADC becomes lower and smaller as miniaturization of CMOS process. This paper shows 10-bit 300MHz double-sampling pipelined ADC with on-chip digital calibration for memory effects fabricated with 45nm CMOS. | |
| キーワード | （和） | パイプラインADC / ダブルサンプリング / メモリ効果 / デジタル補正 / / / / |
| （英） | Pipelined ADCs / Double-sampling / Memory effect / Digital calibration / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 183, ICD2010-44, pp. 29-34, 2010年8月. | |
| 資料番号 | ICD2010-44 | |
| 発行日 | 2010-08-19 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2010-129 ICD2010-44 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2010-08-26 - 2010-08-27 |
| 開催地（和） | 札幌エルプラザ内男女共同参画センター |
| 開催地（英） | Sapporo Center for Gender Equality |
| テーマ（和） | 低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Low voltage/low power techniques, novel devices, circuits, and applications |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2010-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発 |
| サブタイトル（和） | |
| タイトル（英） | 10bit-300MHz Double-Sampling Pipelined ADC with Digital Calibration for Memory Effects |
| サブタイトル（英） | |
| キーワード(1)（和/英） | パイプラインADC / Pipelined ADCs |
| キーワード(2)（和/英） | ダブルサンプリング / Double-sampling |
| キーワード(3)（和/英） | メモリ効果 / Memory effect |
| キーワード(4)（和/英） | デジタル補正 / Digital calibration |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 三木 拓司 / Takuji Miki / ミキ タクジ |
| 第1著者 所属（和/英） | パナソニック株式会社 (略称： パナソニック) Panasonic Corporation (略称： Panasonic) |
| 第2著者 氏名（和/英/ヨミ） | 森江 隆史 / Takashi Morie / モリエ タカシ |
| 第2著者 所属（和/英） | パナソニック株式会社 (略称： パナソニック) Panasonic Corporation (略称： Panasonic) |
| 第3著者 氏名（和/英/ヨミ） | 尾関 俊明 / Toshiaki Ozeki / オゼキ トシアキ |
| 第3著者 所属（和/英） | パナソニック株式会社 (略称： パナソニック) Panasonic Corporation (略称： Panasonic) |
| 第4著者 氏名（和/英/ヨミ） | 道正 志郎 / Shiro Dosho / ドウショウ シロウ |
| 第4著者 所属（和/英） | パナソニック株式会社 (略称： パナソニック) Panasonic Corporation (略称： Panasonic) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-08-26 11:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SDM2010-129, ICD2010-44 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.182(SDM), no.183(ICD) |
| ページ範囲 | pp.29-34 |
| ページ数 | 6 |
| 発行日 | 2010-08-19 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]