講演抄録/キーワード |
講演名 |
2010-09-17 10:15
同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成 ○石原翔太・土屋亮人・小松与志也・張山昌論・亀山充隆(東北大) RECONF2010-33 |
抄録 |
(和) |
非同期式回路はクロックツリーによる消費電力がないため,低稼働率の部分回路において電力効率が良い.一方,同期式回路は非同期式回路と比べ構成が簡単であるため,高稼働率の部分回路において電力効率が良い.本稿では同期式回路と非同期回路それぞれの利点を活かし,それぞれの部分回路が稼働率に応じて同期式回路あるいは非同期式回路として動作できるハイブリッドFPGAを提案する.非同期式回路は同期式回路と比べハードウェア量が約二倍となるため,提案FPGAでは同じファンクショナルユニットが一つの非同期式四入力LUTとして動作するかあるいは二つの同期式四入力LUTとして動作するかを選択できるようにすることで,ハードウェア資源を最大限に活用する. |
(英) |
Asynchronous circuit is power-efficient for low-workload sub-circuits since there is no power consumption of the clock tree. On the other hand, synchronous circuit is power-efficient for high-workload sub-circuits since its simple hardware. Exploiting the advantages of the synchronous circuit and the asynchronous circuit, each sub-circuit of the proposed FPGA performs as either synchronous circuit or asynchronous circuit according to its workload. Since the hardware amount of the asynchronous circuit is about double that of the synchronous circuit, the major concern is designing the functional unit which is efficient for both asynchronous and synchronous circuits. In order to fully exploiting the hardware resources, in the proposed FPGA, a functional unit can be selected to perform as either a single asynchronous four-input LUT or two synchronous four-input LUTs. |
キーワード |
(和) |
FPGA / リコンフィギャラブルVLSI / 非同期アーキテクチャ / 四相二線方式 / / / / |
(英) |
FPGA / reconfigurable VLSI / asynchronous architecture / four-phase dual-rail encoding / / / / |
文献情報 |
信学技報, vol. 110, no. 204, RECONF2010-33, pp. 91-95, 2010年9月. |
資料番号 |
RECONF2010-33 |
発行日 |
2010-09-09 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2010-33 |