| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-09-17 10:15 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成 ○石原翔太・土屋亮人・小松与志也・張山昌論・亀山充隆（東北大）  RECONF2010-33 |
|
| 抄録 | （和） | 非同期式回路はクロックツリーによる消費電力がないため，低稼働率の部分回路において電力効率が良い．一方，同期式回路は非同期式回路と比べ構成が簡単であるため，高稼働率の部分回路において電力効率が良い．本稿では同期式回路と非同期回路それぞれの利点を活かし，それぞれの部分回路が稼働率に応じて同期式回路あるいは非同期式回路として動作できるハイブリッドFPGAを提案する．非同期式回路は同期式回路と比べハードウェア量が約二倍となるため，提案FPGAでは同じファンクショナルユニットが一つの非同期式四入力LUTとして動作するかあるいは二つの同期式四入力LUTとして動作するかを選択できるようにすることで，ハードウェア資源を最大限に活用する． |
| （英） | Asynchronous circuit is power-efficient for low-workload sub-circuits since there is no power consumption of the clock tree. On the other hand, synchronous circuit is power-efficient for high-workload sub-circuits since its simple hardware. Exploiting the advantages of the synchronous circuit and the asynchronous circuit, each sub-circuit of the proposed FPGA performs as either synchronous circuit or asynchronous circuit according to its workload. Since the hardware amount of the asynchronous circuit is about double that of the synchronous circuit, the major concern is designing the functional unit which is efficient for both asynchronous and synchronous circuits. In order to fully exploiting the hardware resources, in the proposed FPGA, a functional unit can be selected to perform as either a single asynchronous four-input LUT or two synchronous four-input LUTs. | |
| キーワード | （和） | FPGA / リコンフィギャラブルVLSI / 非同期アーキテクチャ / 四相二線方式 / / / / |
| （英） | FPGA / reconfigurable VLSI / asynchronous architecture / four-phase dual-rail encoding / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 204, RECONF2010-33, pp. 91-95, 2010年9月. | |
| 資料番号 | RECONF2010-33 | |
| 発行日 | 2010-09-09 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2010-33 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2010-09-16 - 2010-09-17 |
| 開催地（和） | 静岡大学(工学部2号館) |
| 開催地（英） | Shizuoka University (Faculty of Eng., Hall 2) |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成 |
| サブタイトル（和） | |
| タイトル（英） | Structure of a Low-Power FPGA Based on Synchronous/Asynchronous Hybrid Architecture |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | リコンフィギャラブルVLSI / reconfigurable VLSI |
| キーワード(3)（和/英） | 非同期アーキテクチャ / asynchronous architecture |
| キーワード(4)（和/英） | 四相二線方式 / four-phase dual-rail encoding |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 石原 翔太 / Shota Ishihara / イシハラ ショウタ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 土屋 亮人 / Ryoto Tsuchiya / ツチヤ リョウト |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 小松 与志也 / Yoshiya Komatsu / コマツ ヨシヤ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 張山 昌論 / Masanori Hariyama / ハリヤマ マサノリ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 亀山 充隆 / Michitaka Kameyama / カメヤマ ミチタカ |
| 第5著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-09-17 10:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2010-33 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.204 |
| ページ範囲 | pp.91-95 |
| ページ数 | 5 |
| 発行日 | 2010-09-09 (RECONF) |
[研究会発表申込システムのトップページに戻る]