| 講演抄録/キーワード |
| 講演名 |
2010-10-21 15:30
Yb混晶化PtSiの仕事関数変調機構 ○石川純平・高 峻・大見俊一郎(東工大) SDM2010-154 |
| 抄録 |
(和) |
極微細CMOSの拡散層における超低コンタクト抵抗の実現を目的として、Yb混晶化によるPtSiの仕事関数変調に関する検討を行った。Pt(6-10nm)/Yb(10-14 nm)/n-Si(100)積層構造を形成後、窒素雰囲気で500-800℃/1-60 minのシリサイド化により、PtxYb1-xSiの混晶化シリサイドを形成した。全ての膜厚比においてシリサイド化時間の増大に伴いn-Siに対する障壁高さが低減されることが分かった。Pt(6nm)/Yb(14nm)/n-Si(100)構造形成後、800℃/30minのシリサイド化によりn-Siに対する障壁高さを0.52 eVまで低減することに成功した。XPSによる深さ方向分布解析より、500-600℃のシリサイド化の場合に比べ、800℃/1-30minのシリサイド化により、表面に偏析したYbが界面方向へ再拡散することにより、障壁高さが低減することを明らかにした。 |
| (英) |
The work function modulation of PtSi by alloying with Yb to achieve ultra low contact resistance for advanced CMOS was investigated. PtxYbySi formation were performed by depositing Pt(6-10 nm)/Yb(10-14 nm)/n-Si(100) stacked structure, followed by 800℃/1-30 min silicidation in N2 ambient. It was found that barrier height for electron (Bn) were decreased as the silicidation time iccreases, and φBn was reduced to 0.52 eV by depositing Pt(6 nm)/Yb(14 nm) followed by 800℃/30 min silicidation. From the depth profile of the sample formed by 800℃/1-30 min silicidation, it was found that Yb diffusion toword the silicide/Si interface were enhanced, compared to the sample formed by 500-600℃ silicidation, which leads to more decrease of φBn. |
| キーワード |
(和) |
PtSi / YbSi / 障壁高さ / 仕事関数 / スパッタ / / / |
| (英) |
PtSi / YbSi / barrier height / work function / sputtering / / / |
| 文献情報 |
信学技報, vol. 110, no. 241, SDM2010-154, pp. 13-16, 2010年10月. |
| 資料番号 |
SDM2010-154 |
| 発行日 |
2010-10-14 (SDM) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
SDM2010-154 |