| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-11-30 14:15 An FPGA Implementation of CRC Slicing-by-N algorithms ○Amila Akagic・Hideharu Amano（Keio Univ.）  RECONF2010-42 |
|
| 抄録 | （和） | Cyclic Redundancy Check (CRC) is an error detection scheme that detects corruption of digital content during data transmission, processing or storage. The process of calculating the CRC values of a large amounts of data is most computationally intensive process when processing a protocol. The proposed software solutions are not able to generate CRC values at a very high speed (10 Gbps or higher), due to the limitations of current speed of processors. This paper examines new computer architectures for accelerating the process of calculating CRC using programmable logic - FPGA. Our hardware implementation was based on a newly proposed "Slicing-by-N" CRC algorithms that are using multiple tables and reading 32, 64, 128 and 256 bits at a time. We examine achievable clock speed, throughput and area utilization. |
| （英） | Cyclic Redundancy Check (CRC) is an error detection scheme that detects corruption of digital content during data transmission, processing or storage. The process of calculating the CRC values of a large amounts of data is most computationally intensive process when processing a protocol. The proposed software solutions are not able to generate CRC values at a very high speed (10 Gbps or higher), due to the limitations of current speed of processors. This paper examines new computer architectures for accelerating the process of calculating CRC using programmable logic - FPGA. Our hardware implementation was based on a newly proposed "Slicing-by-N" CRC algorithms that are using multiple tables and reading 32, 64, 128 and 256 bits at a time. We examine achievable clock speed, throughput and area utilization. | |
| キーワード | （和） | Cyclic Redundancy Check (CRC) / FPGA / VHDL / network processing / field programmable / / / |
| （英） | Cyclic Redundancy Check (CRC) / FPGA / VHDL / network processing / field programmable / / / | |
| 文献情報 | 信学技報, vol. 110, no. 319, RECONF2010-42, pp. 19-24, 2010年11月. | |
| 資料番号 | RECONF2010-42 | |
| 発行日 | 2010-11-23 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2010-42 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | An FPGA Implementation of CRC Slicing-by-N algorithms |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Cyclic Redundancy Check (CRC) / Cyclic Redundancy Check (CRC) |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | VHDL / VHDL |
| キーワード(4)（和/英） | network processing / network processing |
| キーワード(5)（和/英） | field programmable / field programmable |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | Amila Akagic / Amila Akagic / |
| 第1著者 所属（和/英） | Keio University (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | Hideharu Amano / Hideharu Amano / |
| 第2著者 所属（和/英） | Keio University (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-11-30 14:15:00 |
| 発表時間 | 20分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2010-42 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.319 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2010-11-23 (RECONF) |
[研究会発表申込システムのトップページに戻る]