| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-11-30 11:05 高性能SoCプロトタイプのFPGA実装方式の検討 ○谷田英生（東大）・吉田浩章・藤田昌宏（東大/JST）  VLD2010-68 DC2010-35 |
|
| 抄録 | （和） | SoCの大規模化と開発期間短縮に伴い，FPGAによるプロトタイプ実装が行われる機会が増加している．また，今後のSoCの実装においてNetwork-on-Chip (NoC) などの高性能インターコネクト技術が必要になると考えられている．そこで本稿では，FPGA上での高性能SoCプロトタイプ実装に適用可能である各種インターコネクト技術を検討し，それらの技術を使用したシステムを用いてインターコネクト技術の評価を行った結果を示す．評価対象としたインターコネクト技術はCoreConnect PLBバス，Fast Simplex Linkバス，AMBA AXI4-Streamバスである．主な評価項目は転送処理に必要な時間，インターコネクト回路の使用リソース，処理に必要な消費電力・消費電力量である． |
| （英） | With the increasing scale and shrinking time-to-market of SoC systems, prototype implementations of SoCs on FPGAs are commonly performed during development cycles. Also, efficient interconnect technologies such as Network-on-Chip (NoC) are expected to be called for in future SoC systems. Therefore, in this paper, we perform a study of interconnect technologies applicable to FPGA-based implementations of high-performance SoC prototypes, which is followed by evaluations of them. We have chosen CoreConnect PLB, Fast Simplex Link, AMBA AXI4-Stream as the evaluation targets. Measures used in the evaluation are transfer time, resource usage of the interconnects, power and energy consumed to complete operations. | |
| キーワード | （和） | SoC / プロトタイプ / FPGA / インターコネクト / / / / |
| （英） | SoC / prototyping / FPGA / interconnect / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 316, VLD2010-68, pp. 79-84, 2010年11月. | |
| 資料番号 | VLD2010-68 | |
| 発行日 | 2010-11-22 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-68 DC2010-35 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 高性能SoCプロトタイプのFPGA実装方式の検討 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of FPGA Implementation Techniques for High-Performance SoC Prototypes |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SoC / SoC |
| キーワード(2)（和/英） | プロトタイプ / prototyping |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | インターコネクト / interconnect |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 谷田 英生 / Hideo Tanida / タニダ ヒデオ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. of Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | 吉田 浩章 / Hiroaki Yoshida / ヨシダ ヒロアキ |
| 第2著者 所属（和/英） | 東京大学/科学技術振興機構 (略称： 東大/JST) The University of Tokyo/CREST, Japan Science and Technology Agency (略称： Univ. of Tokyo/JST) |
| 第3著者 氏名（和/英/ヨミ） | 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ |
| 第3著者 所属（和/英） | 東京大学/科学技術振興機構 (略称： 東大/JST) The University of Tokyo/CREST, Japan Science and Technology Agency (略称： Univ. of Tokyo/JST) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-11-30 11:05:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-68, DC2010-35 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.316(VLD), no.317(DC) |
| ページ範囲 | pp.79-84 |
| ページ数 | 6 |
| 発行日 | 2010-11-22 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]