| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-12-01 11:25 動作記述を用いた順序テスト生成およびテスト容易化バインディング ○井上諒一・藤原浩顕・細川利典（日大）・藤原秀雄（奈良先端大）  VLD2010-76 DC2010-43 |
|
| 抄録 | （和） | 順序回路に対して多くのテスト生成アルゴリズムが提案されているが，組合せ回路に対するテスト生成と比べ困難な問題であり，現実的な時間で高い故障検出率を達成することが困難である．テスト生成時間をより高速にするために，ゲートレベルでなく設計上流から動作記述や機能記述レジスタ転送レベル回路（機能記述RTL回路）情報を用いたテスト生成法が提案されている．具体的には，動作記述や機能記述RTL回路を割当決定図（Assignment Decision Diagram: ADD）で表現したものを対象にテスト系列を生成する手法が提案されている．しかしながら，これらの手法はバインディングを考慮しておらず，たとえテスト環境生成率が高いとしても，生成したテスト系列でゲートレベル回路に対して高い故障検出率を得られる保証はない．本論文は，バインディングを考慮することで従来手法と比較して高い故障検出率を達成する手法を提案する． |
| （英） | Although many works on test generation algorithms for sequential circuits have been reported so far, it is still very hard to achieve high fault coverage because of the complexity of sequential test generation. Several test generation methods using behavioral description and functional register transfer level (RTL) circuits at high level have been proposed to accelerate test generation time. Among them, there are works on test generation methods for assignment decision diagrams (ADDs) that represent functional RTL circuits. However, the test sequence generated by those methods without considering resource binding cannot guarantee to achieve high fault coverage at gate level even if the test environment coverage at RTL is high. This paper proposes a test generation method that considers resource binding in order to achieve higher fault coverage than previous methods. | |
| キーワード | （和） | 順序テスト生成 / 動作合成 / バインディング / テスト環境 / ADD / / / |
| （英） | Sequential test generation / behavioral synthesis / binding / test environment / assignment decision diagrams / / / | |
| 文献情報 | 信学技報, vol. 110, no. 317, DC2010-43, pp. 143-148, 2010年11月. | |
| 資料番号 | DC2010-43 | |
| 発行日 | 2010-11-22 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-76 DC2010-43 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 動作記述を用いた順序テスト生成およびテスト容易化バインディング |
| サブタイトル（和） | |
| タイトル（英） | A Sequential Test Generation Method and a Binding Method for Testability Using Behavioral Description |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 順序テスト生成 / Sequential test generation |
| キーワード(2)（和/英） | 動作合成 / behavioral synthesis |
| キーワード(3)（和/英） | バインディング / binding |
| キーワード(4)（和/英） | テスト環境 / test environment |
| キーワード(5)（和/英） | ADD / assignment decision diagrams |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井上 諒一 / Ryoichi Inoue / イノウエ リョウイチ |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 藤原 浩顕 / Hiroaki Fujiwara / フジワラ ヒロアキ |
| 第2著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ |
| 第3著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 藤原 秀雄 / Hideo Fujiwara / フジワラ ヒデオ |
| 第4著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-12-01 11:25:00 |
| 発表時間 | 20分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2010-76, DC2010-43 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.316(VLD), no.317(DC) |
| ページ範囲 | pp.143-148 |
| ページ数 | 6 |
| 発行日 | 2010-11-22 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]