| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-12-01 10:10 システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証 ○中田洋平（神戸大）・伊藤康宏・勝 康夫・於保 茂（日立）・川口 博（神戸大）・吉本雅彦（神戸大/JST）  VLD2010-74 DC2010-41 |
|
| 抄録 | （和） | トランジスタデバイスレベルのSRAMシミュレーションを元にSRAM故障をモデル化し，システムレベルの検証環境における故障注入システム(Fault Injection System(FIS))に注入するためのメモリ故障を生成するFault Case Generator(FCG)を開発した．FCGを統合したFISを用いて7T/14TディペンダブルSRAMを内蔵メモリに用いたプロセッサの異常終了率を評価し，従来の6T SRAMを用いたプロセッサと比較して，システムレベルで信頼性の改善効果があることを確認した． |
| （英） | We develop a fault case generator that can generate memory failures in aprocessor-in-the-loop simulation. The fault injection system (FIS) generates memory failure patterns based on a transistor-level simulation and SRAM failure model. By using this FIS, processors with 6T normal SRAM and with 7T/14T dependable SRAM can be evaluated and compared. We confirmed that the dependable SRAM reduces abnormal terminations and improves a system-level dependability in a vehicle engine control system. | |
| キーワード | （和） | 故障注入 / SRAM / ディペンダブルプロセッサ / システムレベル検証 / / / / |
| （英） | Fault-Injection / SRAM / Dependable Processor / System-Level Verification / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 317, DC2010-41, pp. 125-130, 2010年11月. | |
| 資料番号 | DC2010-41 | |
| 発行日 | 2010-11-22 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-74 DC2010-41 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation and Verification of Dependable Processor Architecture Using System-Level Fault-Injection Scheme |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 故障注入 / Fault-Injection |
| キーワード(2)（和/英） | SRAM / SRAM |
| キーワード(3)（和/英） | ディペンダブルプロセッサ / Dependable Processor |
| キーワード(4)（和/英） | システムレベル検証 / System-Level Verification |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 中田 洋平 / Yohei Nakata / ナカタ ヨウヘイ |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 伊藤 康宏 / Yasuhiro Ito / イトウ ヤスヒロ |
| 第2著者 所属（和/英） | 株式会社 日立製作所 中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi Ltd.) |
| 第3著者 氏名（和/英/ヨミ） | 勝 康夫 / Yasuo Sugure / スグレ ヤスオ |
| 第3著者 所属（和/英） | 株式会社 日立製作所 中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi Ltd.) |
| 第4著者 氏名（和/英/ヨミ） | 於保 茂 / Shigeru Oho / オホ シゲル |
| 第4著者 所属（和/英） | 株式会社 日立製作所 中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi Ltd.) |
| 第5著者 氏名（和/英/ヨミ） | 川口 博 / Hiroshi Kawaguchi / カワグチ ヒロシ |
| 第5著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 吉本 雅彦 / Masahiko Yoshimoto / ヨシモト マサヒコ |
| 第6著者 所属（和/英） | 神戸大学/独立行政法人科学技術振興機構, CREST (略称： 神戸大/JST) Kobe University/JST, CREST (略称： Kobe Univ./JST) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-12-01 10:10:00 |
| 発表時間 | 20分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2010-74, DC2010-41 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.316(VLD), no.317(DC) |
| ページ範囲 | pp.125-130 |
| ページ数 | 6 |
| 発行日 | 2010-11-22 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]