講演抄録/キーワード |
講演名 |
2010-12-16 15:10
[ポスター講演]電源ノイズに注目した電源遮断法の実機評価 ○高井康充・橋本昌宜・尾上孝雄(阪大) ICD2010-109 エレソ技報アーカイブへのリンク:ICD2010-109 |
抄録 |
(和) |
本稿では,電源遮断構造の電源ノイズへの影響について,65nmプロセスで試作したテストチップの測定とシミュレーションより評価した結果を報告する.特に電源遮断構造を持つ回路の基板電位固定法に着目し,電源遮断されている回路のウェル容量がデカップリング容量として働くかを調査した.測定結果より,ウェル容量はRC時定数が大きく,急峻な電圧降下を低減することはできないが,基板電位を固定して電源遮断を行うことで,遮断回路のウェル容量がデカップリング容量として働き,電源ノイズ低減に貢献することを実験的に明らかにした. |
(英) |
This paper investigates the impact of power gating structure on power supply noise using 65nm test chip measurement and simulation. We focus on the body connection of power-gated circuits, and examine the contribution of a power-gated circuit as a decoupling capacitance during the sleep mode. Experimental results show that the well junction capacitance of the power-gated circuit with body-tied structure helps reduce power supply noise while a sharp drop cannot be mitigated due to its large RC time constant. |
キーワード |
(和) |
オンチップ電源ノイズ / 電源遮断 / ウェル構造 / / / / / |
(英) |
on-chip power supply noise / power gating / well structure / / / / / |
文献情報 |
信学技報, vol. 110, no. 344, ICD2010-109, pp. 75-80, 2010年12月. |
資料番号 |
ICD2010-109 |
発行日 |
2010-12-09 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2010-109 エレソ技報アーカイブへのリンク:ICD2010-109 |