| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-12-16 15:10 ［ポスター講演］CMOS技術を利用した不揮発フリップフロップの設計とFractional-N PLL周波数シンセサイザーへの応用 ○王 戈・イ ジョン ギュウ・桝井昇一（東北大）  ICD2010-100 エレソ技報アーカイブへのリンク：ICD2010-100 |
|
| 抄録 | （和） | 本発表では、Standard CMOSプロセスにより追加プロセスの必要がなく実現可能な不揮発フリップフロップ（NV-FF）の原理、180nmテクノロジによる回路設計、および、Fractional-N PLLシンセサイザーへの応用例を紹介する。このNV-FFは、Fractional-N PLLシンセサイザーにおいて、出力バンド選択、および、LC-VCOを構成するMOSキャパシタのばらつき補正に利用し、さらには、DACと組み合わせVCO制御電圧のPretuningを行い、PLLの初期Settling特性を高速化し、低エネルギー化を実現する。 |
| （英） | A CMOS-based nonvolatile flip-flop (NV-FF) is proposed and implemented with a 180nm technology without any additional masks. This NV-FF is applied to a fractional-N phase-locked loop (PLL) frequency synthesizer for a smart key application for the output band selection and compensation of process variations in MOS capacitors. The additional pre-tuning of voltage-controlled oscillator (VCO) control voltage is executed with the combination of digital-to-analog converter (DAC) and NV-FF for the fast start-up and resulting low-energy operation. | |
| キーワード | （和） | 不揮発メモリ / アナログ回路補正 / Fractional-N PLLシンセサイザー / 低消費電力化 / / / / |
| （英） | Nonvolatile memory / Analog circuit calibration / Fractional-N PLL frequency synthesizer / low energy / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 344, ICD2010-100, pp. 31-36, 2010年12月. | |
| 資料番号 | ICD2010-100 | |
| 発行日 | 2010-12-09 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2010-100 エレソ技報アーカイブへのリンク：ICD2010-100 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2010-12-16 - 2010-12-17 |
| 開催地（和） | 東京大学 先端科学技術研究センター |
| 開催地（英） | RCAST, Univ. of Tokyo |
| テーマ（和） | 学生・若手研究会 |
| テーマ（英） | Workshop for Graduate Student and Young Researchers |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2010-12-ICD |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | CMOS技術を利用した不揮発フリップフロップの設計とFractional-N PLL周波数シンセサイザーへの応用 |
| サブタイトル（和） | |
| タイトル（英） | CMOS-Based Nonvolatile Flip-Flop Design and its Application to a Fractional-N PLL Frequency Synthesizer |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 不揮発メモリ / Nonvolatile memory |
| キーワード(2)（和/英） | アナログ回路補正 / Analog circuit calibration |
| キーワード(3)（和/英） | Fractional-N PLLシンセサイザー / Fractional-N PLL frequency synthesizer |
| キーワード(4)（和/英） | 低消費電力化 / low energy |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 王 戈 / Ge Wang / オウ カ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | イ ジョン ギュウ / Jungyu Lee / イ ジョン ギュウ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 桝井 昇一 / Shoichi Masui / マスイ ショウイチ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-12-16 15:10:00 |
| 発表時間 | 120分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2010-100 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.344 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2010-12-09 (ICD) |
[研究会発表申込システムのトップページに戻る]