| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-12-17 15:15 3次元積層型乗算器の回路分割手法に関する研究 ○坂井一仁・多田十兵衛（山形大）・江川隆輔（東北大/JST）・小林広明（東北大）・後藤源助（山形大）  ICD2010-125 |
|
| 抄録 | （和） | 近年，LSIの更なる性能向上の手段として3次元積層技術が注目されている．演算回路を3次元実装する場合，回路をいくつかのサブ回路に分割し，それらを積層する必要がある．このときの演算回路の分割手法によって演算回路の性能は大きく異なるため，演算回路毎に最適な分割手法の検討が必要となる．本研究では，可能な限り垂直配線の本数を抑制することで性能向上が得られる分割手法を提案する．演算回路として乗算器を取り上げ，従来の分割手法と提案手法での回路の最大遅延への効果を評価する．シミュレーションによる評価の結果，提案手法では従来の乗算器に比べ最大20%の高速化を達成した． |
| （英） | Three-dimensional(3-D) integration technologies attract a lot of attention to further enhance the performance of the LSI. To implement 3-D stacked arithmetic units, appropriate circuit partitioning strategies should be applied to exploit the potential of 3-D integration technologies. In this paper, we propose a circuit partitioning technology, which can improve the performance of arithmetic units with small overheads of vertical interconnects. To clarify the effectiveness of the proposed partitioning strategy, 3-D stacked parallel multipliers are designed and evaluated. The multipliers designed by the proposed circuit partitioning strategy achieve a 20% delay reduction compared to multipliers that is designed based on conventional 2-D implementations. | |
| キーワード | （和） | 3次元積層技術 / 乗算器 / / / / / / |
| （英） | 3-D integration / multiplier / / / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 344, ICD2010-125, pp. 153-158, 2010年12月. | |
| 資料番号 | ICD2010-125 | |
| 発行日 | 2010-12-09 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2010-125 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2010-12-16 - 2010-12-17 |
| 開催地（和） | 東京大学 先端科学技術研究センター |
| 開催地（英） | RCAST, Univ. of Tokyo |
| テーマ（和） | 学生・若手研究会 |
| テーマ（英） | Workshop for Graduate Student and Young Researchers |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2010-12-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | 3次元積層型乗算器の回路分割手法に関する研究 |
| サブタイトル（和） | |
| タイトル（英） | A Circuit Partitioning Strategy for 3-D Integrated Multipliers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 3次元積層技術 / 3-D integration |
| キーワード(2)（和/英） | 乗算器 / multiplier |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 坂井 一仁 / Kazuhito Sakai / サカイ カズヒト |
| 第1著者 所属（和/英） | 山形大学 (略称： 山形大) Yamagata University (略称： Yamagata Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 多田 十兵衛 / Jubee Tada / タダ ジュウベイ |
| 第2著者 所属（和/英） | 山形大学 (略称： 山形大) Yamagata University (略称： Yamagata Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 江川 隆輔 / Ryusuke Egawa / エガワ リュウスケ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大/JST) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 小林 広明 / Hiroaki Kobayashi / コバヤシ ヒロアキ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 後藤 源助 / Gensuke Goto / ゴトウ ゲンスケ |
| 第5著者 所属（和/英） | 山形大学 (略称： 山形大) Yamagata University (略称： Yamagata Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-12-17 15:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2010-125 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.344 |
| ページ範囲 | pp.153-158 |
| ページ数 | 6 |
| 発行日 | 2010-12-09 (ICD) |
[研究会発表申込システムのトップページに戻る]