| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-01-14 10:35 耐圧ブースト構造によるSi基板上GaNトランジスタの高耐圧化 ○梅田英和・鈴木朝実良・按田義治・石田昌宏・上田哲三・田中 毅・上田大助（パナソニック）  ED2010-184 MW2010-144 |
|
| 抄録 | （和） | Si基板に空乏層を形成することで，同基板上GaNパワートランジスタの高耐圧化を実現する，いわゆる耐圧ブースト技術を開発した．今回，高ドレイン電圧印加状態において，GaNエピタキシャル層とSi基板の界面に電子チャネルが形成され，この電子チャネルを経路とするリーク電流がトランジスタの耐圧を制限していることを見出した．トランジスタのチップ周辺に，イオン注入により選択的にp型層を形成し，リーク電流を抑制した．これにより，従来，エピタキシャル層の膜厚で決定されていたオフ耐圧が，膜厚を増加させることなく著しく向上することが判明した．膜厚1.9mのエピタキシャル層において，オフ耐圧2200VとSi基板上GaNトランジスタとしては非常に高い値を得た． |
| （英） | We propose a novel structure to boost the breakdown voltages of AlGaN/GaN hetero junction field effect transistors (HFETs) by widening a depletion layer in Si substrate. This utilizes ion implantation to selectively form heavily-doped p-type region at the peripheral area of the chip, which terminate the leakage current from the inversion layers at AlN/Si. The off-state breakdown voltage of the HFETs is increased up to 2200V by this Blocking-Voltage-Boosting (BVB) technology from 400V without the channel stoppers for the epitaxial GaN as thin as 1.9μm on Si. This technology greatly helps to increase the blocking voltage even for thin epitaxial GaN on Si. | |
| キーワード | （和） | GaN / 高耐圧 / Si基板 / 反転層 / 空乏層 / / / |
| （英） | GaN / High breakdown voltage / Si substrate / Inversion layer / Depletion layer / / / | |
| 文献情報 | 信学技報, vol. 110, no. 358, ED2010-184, pp. 51-54, 2011年1月. | |
| 資料番号 | ED2010-184 | |
| 発行日 | 2011-01-06 (ED, MW) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ED2010-184 MW2010-144 |
|
| 研究会情報 | |
| 研究会 | MW ED |
| 開催期間 | 2011-01-13 - 2011-01-14 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 化合物半導体ICおよび超高速・超高周波デバイス／一般 |
| テーマ（英） | Compound Semiconductor IC and High-Speed, High-Frequency Devices/Microwave Technologies |
| 講演論文情報の詳細 | |
| 申込み研究会 | ED |
| 会議コード | 2011-01-MW-ED |
| 本文の言語 | 日本語 |
| タイトル（和） | 耐圧ブースト構造によるSi基板上GaNトランジスタの高耐圧化 |
| サブタイトル（和） | |
| タイトル（英） | Boosting of Blocking Voltages in GaN Transistors by Widening Depletion Layer in Si Substrate |
| サブタイトル（英） | |
| キーワード(1)（和/英） | GaN / GaN |
| キーワード(2)（和/英） | 高耐圧 / High breakdown voltage |
| キーワード(3)（和/英） | Si基板 / Si substrate |
| キーワード(4)（和/英） | 反転層 / Inversion layer |
| キーワード(5)（和/英） | 空乏層 / Depletion layer |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 梅田 英和 / Hidekazu Umeda / ウメダ ヒデカズ |
| 第1著者 所属（和/英） | パナソニック株式会社 セミコンダクター社 半導体デバイス研究センター (略称： パナソニック) Panasonic Corporation (略称： Panasonic Co.) |
| 第2著者 氏名（和/英/ヨミ） | 鈴木 朝実良 / Asamira Suzuki / スズキ アサミラ |
| 第2著者 所属（和/英） | パナソニック株式会社 セミコンダクター社 半導体デバイス研究センター (略称： パナソニック) Panasonic Corporation (略称： Panasonic Co.) |
| 第3著者 氏名（和/英/ヨミ） | 按田 義治 / Yoshiharu Anda / アンダ ヨシハル |
| 第3著者 所属（和/英） | パナソニック株式会社 セミコンダクター社 半導体デバイス研究センター (略称： パナソニック) Panasonic Corporation (略称： Panasonic Co.) |
| 第4著者 氏名（和/英/ヨミ） | 石田 昌宏 / Masahiro Ishida / イシダ マサヒロ |
| 第4著者 所属（和/英） | パナソニック株式会社 セミコンダクター社 半導体デバイス研究センター (略称： パナソニック) Panasonic Corporation (略称： Panasonic Co.) |
| 第5著者 氏名（和/英/ヨミ） | 上田 哲三 / Tetsuzo Ueda / ウエダ テツゾウ |
| 第5著者 所属（和/英） | パナソニック株式会社 セミコンダクター社 半導体デバイス研究センター (略称： パナソニック) Panasonic Corporation (略称： Panasonic Co.) |
| 第6著者 氏名（和/英/ヨミ） | 田中 毅 / Tsuyoshi Tanaka / タナカ ツヨシ |
| 第6著者 所属（和/英） | パナソニック株式会社 セミコンダクター社 半導体デバイス研究センター (略称： パナソニック) Panasonic Corporation (略称： Panasonic Co.) |
| 第7著者 氏名（和/英/ヨミ） | 上田 大助 / Daisuke Ueda / ウエダ ダイスケ |
| 第7著者 所属（和/英） | パナソニック株式会社 セミコンダクター社 半導体デバイス研究センター (略称： パナソニック) Panasonic Corporation (略称： Panasonic Co.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-01-14 10:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ED |
| 資料番号 | ED2010-184, MW2010-144 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.358(ED), no.359(MW) |
| ページ範囲 | pp.51-54 |
| ページ数 | 4 |
| 発行日 | 2011-01-06 (ED, MW) |
[研究会発表申込システムのトップページに戻る]