| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-02-14 11:00 製造ばらつきを考慮したフィールドテストのためのクリティカルパス解析 ○柏崎智史・細川利典（日大）・吉村正義（九大）  DC2010-61 |
|
| 抄録 | （和） | 近年，製造テストで正常VLSIと判定され，出荷後のフィールド上で経年劣化の結果微小な遅延が発生し，不良VLSIとなるものが存在することが問題となっている．VLSIにおいて，経年劣化のために発生した欠陥を検出するために，フィールド上でテストを行うためのフィールドテストが提案されている．しかしながら，フィールドテストではテスト実行時間などの観点から微小遅延故障を網羅的に検出するためのテストを実行することは，困難である．それゆえ，フィールドテストの対象とするテスト対象パスの選択は重要である．テスト対象パス選択法としては，SDQMなどを用いて回路内のできるだけ長いパスを選択しつつ，パスの全体での経年劣化を計算しテスト対象パスを決定する方法が存在する．しかしながら，この手法はパス全体の経年劣化を考慮しているが，VLSIを製造した際に生じる製造ばらつきを考慮していない．そこで本論文では，製造ばらつきを考慮したテスト対象パス選択法を提案するための前段階として，製造ばらつきの結果設計時にはクリティカルパス以外のパスが，製造後にクリティカルパスとなる危険パス数に関する評価を行った．ISCAS'89，ITC'99ベンチマーク回路での実験結果からVLSI1000個に対して，最大20本の危険パスが存在することが分かった． |
| （英） | Recently, it has the problem that good VLSIs in production testing become defective VLSIs in the fields because small delays on signal lines are caused by aged deterioration. Some field test methods have been proposed to detect defects caused by aged deterioration. However, it is difficult to detect small delay faults comprehensively in field testing from the view point of test application time. Therefore, it is important to select target paths in field testing. A target path is defined as a delay fault –propagation path pair. Some methods to select as long paths as possible using SDQM and calculate aging degrade at the pass. have been proposed as target path selection. However, these methods do not consider process variation caused when VLSIs are manufactured. In this paper, we evaluate the number of dangerous paths which are not critical at design phase but become critical after manufacturing VLSIs as a stage before proposing a path selection method for field testing. Experimental results for ISCAS’89 and ITC’99 benchmark circuits show that there are 20 dangerous paths for 1000 VLSIs in the maximum. | |
| キーワード | （和） | 製造ばらつき / フィールドテスト / 遷移遅延故障 / クリティカルパス / 微小遅延 / / / |
| （英） | process variation / field test / transition delay fault model / critical paths / small delay / / / | |
| 文献情報 | 信学技報, vol. 110, no. 413, DC2010-61, pp. 13-19, 2011年2月. | |
| 資料番号 | DC2010-61 | |
| 発行日 | 2011-02-07 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2010-61 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2011-02-14 - 2011-02-14 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2011-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 製造ばらつきを考慮したフィールドテストのためのクリティカルパス解析 |
| サブタイトル（和） | |
| タイトル（英） | An Analysis of Critical Paths for Field Testing with Process Variation Consideration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 製造ばらつき / process variation |
| キーワード(2)（和/英） | フィールドテスト / field test |
| キーワード(3)（和/英） | 遷移遅延故障 / transition delay fault model |
| キーワード(4)（和/英） | クリティカルパス / critical paths |
| キーワード(5)（和/英） | 微小遅延 / small delay |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 柏崎 智史 / Satoshi Kashiwazaki / カシワザキ サトシ |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ) |
| 第2著者 氏名（和/英/ヨミ） | 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ |
| 第2著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ) |
| 第3著者 氏名（和/英/ヨミ） | 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ |
| 第3著者 所属（和/英） | 九州大学 (略称： 九大) Kyuushuu University (略称： Kyushuu Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-02-14 11:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2010-61 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.413 |
| ページ範囲 | pp.13-19 |
| ページ数 | 7 |
| 発行日 | 2011-02-07 (DC) |
[研究会発表申込システムのトップページに戻る]