| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-03-02 14:00 柔軟な置換ポリシをもつ2階層キャッシュの正確で高速なシミュレーション手法 ○多和田雅師・柳澤政生・大附辰夫・戸川 望（早大）  VLD2010-118 |
|
| 抄録 | （和） | 通常，多階層キャッシュにおいてL1キャッシュは置換ポリシとしてLRUを持つが，下位階層のキャッシュの置換ポリシはハードウェアコストの低いFIFOなどを用いることが普通である． 本稿ではL1キャッシュでLRUをキャッシュ置換ポリシとし，L2キャッシュでFIFOをキャッシュ置換ポリシとして持つ2階層キャッシュの高速なシミュレーションの手法を提案する． 提案手法はL1命令キャッシュ，L1データキャッシュの一方を固定し，L2キャッシュを含めたキャッシュシミュレーションを複数回行う． キャッシュの性質を利用し，結果を正しく予測できるシミュレーションを省略することで高速化する． 計算機実験により手法の有効性を評価する． |
| （英） | In hierarchical cache configurations, L1 cache uses LRU as cache replacement policy but L2 and/or L3 caches use FIFO due to its low hardware cost. This paper proposes a fast cache configuration simulation method for hierarchical cache configurations composed of LRU-based L1-cache and FIFO-based L2-cache. In our proposed method, we fix L1 data cache and simulate several L1 instruction cache configurations and L2 unified cache configurations simultaneously with varying their cache parameters. By using L1/L2 cache properties, we can skip to simulate several cache configurations but can obtain exact cache hit/miss counts for all the L1/L2 cache configurations. Experimental evaluations demonstrate that our proposed method boosts up the simulation speed by up to 1900 times. |
|
| キーワード | （和） | FIFO / キャッシュシミュレーション / キャッシュメモリ / キャッシュ最適化 / 組み込みシステム / 2階層キャッシュ / / |
| （英） | FIFO / cache simulation / cache memory / optimization of the cache structure / embedded systems / L2 cache / / | |
| 文献情報 | 信学技報, vol. 110, no. 432, VLD2010-118, pp. 13-18, 2011年3月. | |
| 資料番号 | VLD2010-118 | |
| 発行日 | 2011-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-118 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2011-03-02 - 2011-03-04 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | Okinawaken-Danjo-Kyodo-Sankaku Center |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 柔軟な置換ポリシをもつ2階層キャッシュの正確で高速なシミュレーション手法 |
| サブタイトル（和） | |
| タイトル（英） | Exact, Fast and Flexible Two-level Cache Simulation for Embedded Systems |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FIFO / FIFO |
| キーワード(2)（和/英） | キャッシュシミュレーション / cache simulation |
| キーワード(3)（和/英） | キャッシュメモリ / cache memory |
| キーワード(4)（和/英） | キャッシュ最適化 / optimization of the cache structure |
| キーワード(5)（和/英） | 組み込みシステム / embedded systems |
| キーワード(6)（和/英） | 2階層キャッシュ / L2 cache |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 多和田 雅師 / Masashi Tawada / タワダ マサシ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-03-02 14:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-118 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.432 |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2011-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]