| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-03-03 11:50 リアルタイム画像識別におけるスケーラブルアーキテクチャの設計 ○青木 孝・細谷英一・大塚卓哉・小野澤 晃（NTT）  VLD2010-129 |
|
| 抄録 | （和） | 画像識別処理は一般的に処理負荷が大きく，処理の種類や組み合わせも多岐にわたる． 特にデータセンタ等で集約した映像にリアルタイム処理を行う場合，高い処理能力と低レイテンシのみならず，解像度や識別精度などの各種パラメタ，使用するハードウエアの量や特徴といった，要求や資源の変動に際して速やかに適応できる構造の柔軟性が重要となる． 本報告では，負荷の大きい画像識別処理のひとつである，HOG特徴量に基づくReal AdaBoost型識別器を取り上げる． 大量の弱識別関数への引数供給と総和の計算を，ラインバッファ構造に途中結果を格納するアーキテクチャによって実現し，識別器の規模に依存しない高いスループットと，小さいレイテンシを達成した． |
| （英） | A scalable hardware architecture is proposed for real time image recognition application. The hardware creates feature values of the input images based on HOG algorithm, which are accepted by Real AdaBoost algorithm in the following recognition phase. It achieves not only high throughput and low latency but can adjust itself flexibly to user requirements such as resolution of input images, recognition accuracy, and so on, by an efficient implementation of the weak classifiers. We have implemented the hardware on FPGAs and verified its performance. |
|
| キーワード | （和） | 実時間処理 / 画像認識 / HOG / AdaBoost / FPGA / / / |
| （英） | real time image processing / image recognition / HOG / AdaBoost / FPGA / / / | |
| 文献情報 | 信学技報, vol. 110, no. 432, VLD2010-129, pp. 75-80, 2011年3月. | |
| 資料番号 | VLD2010-129 | |
| 発行日 | 2011-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-129 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2011-03-02 - 2011-03-04 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | Okinawaken-Danjo-Kyodo-Sankaku Center |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | リアルタイム画像識別におけるスケーラブルアーキテクチャの設計 |
| サブタイトル（和） | |
| タイトル（英） | A scalable hardware architecture for real time image recognition |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 実時間処理 / real time image processing |
| キーワード(2)（和/英） | 画像認識 / image recognition |
| キーワード(3)（和/英） | HOG / HOG |
| キーワード(4)（和/英） | AdaBoost / AdaBoost |
| キーワード(5)（和/英） | FPGA / FPGA |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 青木 孝 / Takashi Aoki / アオキ タカシ |
| 第1著者 所属（和/英） | 日本電信電話株式会社NTTマイクロシステムインテグレーション研究所 (略称： NTT) NTT Microsystem Integration Laboratories (略称： NTT) |
| 第2著者 氏名（和/英/ヨミ） | 細谷 英一 / Eiichi Hosoya / ホソヤ エイイチ |
| 第2著者 所属（和/英） | 日本電信電話株式会社NTTマイクロシステムインテグレーション研究所 (略称： NTT) NTT Microsystem Integration Laboratories (略称： NTT) |
| 第3著者 氏名（和/英/ヨミ） | 大塚 卓哉 / Takuya Otsuka / オオツカ タクヤ |
| 第3著者 所属（和/英） | 日本電信電話株式会社NTTマイクロシステムインテグレーション研究所 (略称： NTT) NTT Microsystem Integration Laboratories (略称： NTT) |
| 第4著者 氏名（和/英/ヨミ） | 小野澤 晃 / Akira Onozawa / オノザワ アキラ |
| 第4著者 所属（和/英） | 日本電信電話株式会社NTTマイクロシステムインテグレーション研究所 (略称： NTT) NTT Microsystem Integration Laboratories (略称： NTT) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-03-03 11:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-129 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.432 |
| ページ範囲 | pp.75-80 |
| ページ数 | 6 |
| 発行日 | 2011-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]