| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-03-03 10:20 Domino-RSL方式を用いたDPA耐性を持つDES暗号回路の設計試作と安全性評価 ○岩井克彦・小島憲司・汐崎 充・浅川俊介・藤野 毅（立命館大）  VLD2010-126 |
|
| 抄録 | （和） | 近年，暗号回路には電力差分解析（Differential Power Analysis : DPA）に代表されるサイドチャネル攻撃に対する耐タンパ性を考慮したLSI設計が求められ，いくつか対策手法が提案されている．しかし，これらの対策手法はDPA耐性を有する一方，WDDL方式には寄生容量のバランスをとる特殊な配線CADが必要，RSL方式にはイネーブル信号による特別なタイミング検証が必要と実装面に欠点があり，DPA耐性と実装面の両立が困難であった．我々が提案するDomino-RSL方式はDPA耐性を有し，特別なタイミング制御を必要とせず汎用ツールを用いた設計，レイアウトが可能である．今回，Domino-RSL方式を適用したDES暗号回路を0.18μm CMOSプロセスを用いて設計試作を行ったので，その設計フローとDPA耐性を実証した結果を報告する． |
| （英） | Some secure DPA-resistant techniques to protect from Side-Channel Attack such as Differential Power Analysis (DPA) have been proposed. However, these techniques can achieve DPA-resistance whereas special CADs are required to design cryptographic circuits. For example, the WDDL technique requires special CAD to balance wiring capacitance. And, the RSL technique requires special CAD to control the timing to activate the logics for enabling signals. We have proposed a DPA-resistant Domino-RSL technique, which can design and implement cryptographic circuits using the standard CAD tool easily. The DES circuit was designed and fabricated with 0.18μm CMOS technology. This paper presents the design flow and DPA-resistant evaluation results. | |
| キーワード | （和） | サイドチャネル攻撃 / DPA / CPA / WDDL / RSL / Domino-RSL / Design Compiler / SIS |
| （英） | Side-Channnel Attack / DPA / CPA / WDDL / RSL / Domino-RSL / Design Compiler / SIS | |
| 文献情報 | 信学技報, vol. 110, no. 432, VLD2010-126, pp. 57-62, 2011年3月. | |
| 資料番号 | VLD2010-126 | |
| 発行日 | 2011-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-126 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2011-03-02 - 2011-03-04 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | Okinawaken-Danjo-Kyodo-Sankaku Center |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | Domino-RSL方式を用いたDPA耐性を持つDES暗号回路の設計試作と安全性評価 |
| サブタイトル（和） | |
| タイトル（英） | Implementation and Security Evaluation of DPA-Resistant DES Circuit utilizing Domino-RSL technique |
| サブタイトル（英） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side-Channnel Attack |
| キーワード(2)（和/英） | DPA / DPA |
| キーワード(3)（和/英） | CPA / CPA |
| キーワード(4)（和/英） | WDDL / WDDL |
| キーワード(5)（和/英） | RSL / RSL |
| キーワード(6)（和/英） | Domino-RSL / Domino-RSL |
| キーワード(7)（和/英） | Design Compiler / Design Compiler |
| キーワード(8)（和/英） | SIS / SIS |
| 第1著者 氏名（和/英/ヨミ） | 岩井 克彦 / Katsuhiko Iwai / イワイ カツヒコ |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小島 憲司 / Kenji Kojima / コジマ ケンジ |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 汐崎 充 / Mitsuru Shiozaki / シオザキ ミツル |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 浅川 俊介 / Syunsuke Asagawa / アサガワ シュンスケ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 藤野 毅 / Takeshi Fujino / フジノ タケシ |
| 第5著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-03-03 10:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-126 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.432 |
| ページ範囲 | pp.57-62 |
| ページ数 | 6 |
| 発行日 | 2011-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]