| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-03-03 10:50 組み込みネットワークアプリのためのXilinx Spartan3 FPGAを用いたローコストTCP/IPハードウェア実現 ○ナダヴ ベルグシュタイン・田向 権・関根優年（東京農工大）  CAS2010-128 SIP2010-144 CS2010-98 |
|
| 抄録 | （和） | As multi-processor based computers and electronic devices become the norm, a further emphasis is made on achieving tasks by means of low power parallel processing. Furthermore, with the growth of Internet-based rich multimedia applications, these tasks would often require high speed network capabilities readily available. An FPGA, unlike ASIC implementations which are difficult to adopt for their lack of standards, would allow us to develop flexible and power-efficient high-speed processing systems capable of addressing the tasks at hand. In previous works we have introduced a remotely reconfigurable hardware/software complex system which is capable of exchanging virtual hardware circuits over Ethernet, as well as a proof of concept client-server architecture based web application that compresses and streams video in hardware, achieving a full-color VGA size (24bits RGB, 640x480 pixels) 20 fps video stream with throughput of 10.8Mbps. In this paper we propose a hardware TCP/IP stack implementation as an extension to this model, to enable Internet connectivity and to accelerate networking multimedia transmission. This TCP/IP stack is both modular, allowing direct connection of embedded applications without CPU or PCI bus resource usage through a common on-chip bus architecture, and extensible as it consists of independent blocks that can easily be changed in order to support future changes in protocols. This framework simplifies the development of networking applications since Internet Protocol (IP) packets, UDP datagrams and TCP segments are all directly processed in hardware. A software application needs only to interact with a memory buffer to use the network resources of the system. The applications of this modular TCP/IP stack vary in a wide range of devices such as multimedia content based devices, robotics and network security appliances. These applications will be able not only to gather and distribute information, but also to be reconfigured through the web. The proposed system is implemented in Xilinx's low-end Spartan3 FPGA, which operates at 66MHz with achieved throughput of 100Mbps. |
| （英） | As multi-processor based computers and electronic devices become the norm, a further emphasis is made on achieving tasks by means of low power parallel processing. Furthermore, with the growth of Internet-based rich multimedia applications, these tasks would often require high speed network capabilities readily available. An FPGA, unlike ASIC implementations which are difficult to adopt for their lack of standards, would allow us to develop flexible and power-efficient high-speed processing systems capable of addressing the tasks at hand. In previous works we have introduced a remotely reconfigurable hardware/software complex system which is capable of exchanging virtual hardware circuits over Ethernet, as well as a proof of concept client-server architecture based web application that compresses and streams video in hardware, achieving a full-color VGA size (24bits RGB, 640x480 pixels) 20 fps video stream with throughput of 10.8Mbps. In this paper we propose a hardware TCP/IP stack implementation as an extension to this model, to enable Internet connectivity and to accelerate networking multimedia transmission. This TCP/IP stack is both modular, allowing direct connection of embedded applications without CPU or PCI bus resource usage through a common on-chip bus architecture, and extensible as it consists of independent blocks that can easily be changed in order to support future changes in protocols. This framework simplifies the development of networking applications since Internet Protocol (IP) packets, UDP datagrams and TCP segments are all directly processed in hardware. A software application needs only to interact with a memory buffer to use the network resources of the system. The applications of this modular TCP/IP stack vary in a wide range of devices such as multimedia content based devices, robotics and network security appliances. These applications will be able not only to gather and distribute information, but also to be reconfigured through the web. The proposed system is implemented in Xilinx's low-end Spartan3 FPGA, which operates at 66MHz with achieved throughput of 100Mbps. |
|
| キーワード | （和） | / / / / / / / |
| （英） | FPGA / TCP/IP / UDP / Network on chip / hw/sw complex system / Ethernet / Reconfigurable hardware / | |
| 文献情報 | 信学技報, vol. 110, no. 439, CAS2010-128, pp. 155-160, 2011年3月. | |
| 資料番号 | CAS2010-128 | |
| 発行日 | 2011-02-24 (CAS, SIP, CS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2010-128 SIP2010-144 CS2010-98 |
|
| 研究会情報 | |
| 研究会 | CS SIP CAS |
| 開催期間 | 2011-03-03 - 2011-03-04 |
| 開催地（和） | 大濱信泉記念館（石垣島） |
| 開催地（英） | Ohhamanobumoto memorial hall (Ishigaki)( |
| テーマ（和） | ネットワークプロセッサ，通信のための信号処理，無線LAN/PAN，一般，CS研50周年記念行事 |
| テーマ（英） | Network Processor, Signal Processing for Communications, Wireless LAN/PAN, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | CAS |
| 会議コード | 2011-03-CS-SIP-CAS |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | 組み込みネットワークアプリのためのXilinx Spartan3 FPGAを用いたローコストTCP/IPハードウェア実現 |
| サブタイトル（和） | |
| タイトル（英） | A Modular Low Cost Hardware TCP/IP Stack Implementation Adding Direct Network Capabilities to Same On-Chip Embedded Applications Using Xilinx Spartan3 FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / FPGA |
| キーワード(2)（和/英） | / TCP/IP |
| キーワード(3)（和/英） | / UDP |
| キーワード(4)（和/英） | / Network on chip |
| キーワード(5)（和/英） | / hw/sw complex system |
| キーワード(6)（和/英） | / Ethernet |
| キーワード(7)（和/英） | / Reconfigurable hardware |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | ナダヴ ベルグシュタイン / Nadav Bergstein / タムコウ ハカル |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agric and Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 田向 権 / Hakaru Tamukoh / セキネ マサトシ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agric and Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 関根 優年 / Masatoshi Sekine / セキネ マサトシ |
| 第3著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agric and Tech.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-03-03 10:50:00 |
| 発表時間 | 20分 |
| 申込先研究会 | CAS |
| 資料番号 | CAS2010-128, SIP2010-144, CS2010-98 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.439(CAS), no.440(SIP), no.441(CS) |
| ページ範囲 | pp.155-160 |
| ページ数 | 6 |
| 発行日 | 2011-02-24 (CAS, SIP, CS) |
[研究会発表申込システムのトップページに戻る]