| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-03-18 10:55 単一磁束量子論理回路のためのタイミング故障のモデル化とテスト手法の検討 ○鬼頭信貴（京大）・高木一義（名大）・高木直史（京大）  CPSY2010-74 DC2010-73 |
|
| 抄録 | （和） | 単一磁束量子回路(SFQ回路)は超伝導体を用いた超高速な回路であり， 現在，SFQ回路を用いたスーパーコンピュータ構築のための基盤技術の研究がお こなわれている． 本稿では，SFQ論理回路のためのテスト手法について議論する． SFQ回路は高速で，パルス論理を用いるなど通常の半導体回路とは異なる性質を持つ． このため，ジッタの影響によりゲートの入力において信号到達クロックサイクルがずれる等の 一般の半導体論理回路の故障とは異なるタイプのタイミング故障が生じる． 本稿では，SFQ回路のためのタイミング故障のモデル化を行い，提案故障モデルに基づくテスト生成法を示す． 本稿では，回路の再収斂箇所のパイプライン構造に着目して回路を2つのタイプに分け， それぞれについてテスト生成法を示す． |
| （英） | Single Flux Quqntum(SFQ) logic circuits are expected to achieve ultra-high-performance computers with low power. For realizing SFQ high-performance computers, fundamental technologies of SFQ super computers have been studied intensively. This report discusses fault modeling and test generation for SFQ logic circuits. SFQ circuits are very fast and use special logic system (pulse logic). Therefore, SFQ specific faults different from faults of CMOS logic circuits exists such as misalignment of data arrival clock cycle at gate inputs. In this report, a fault model for SFQ circuits and a test generation method with respect to the fault model are shown. In test generation, SFQ circuits are classified according to circuit structure of reconvergence. Two types of SFQ circuits are shown. For each type, test generation method is proposed. |
|
| キーワード | （和） | 単一磁束量子回路 / SFQ回路 / テスト / タイミング故障 / / / / |
| （英） | Single flux quantum circuit / SFQ circuit / testing / timing fault / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 474, DC2010-73, pp. 51-56, 2011年3月. | |
| 資料番号 | DC2010-73 | |
| 発行日 | 2011-03-11 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2010-74 DC2010-73 |
|
| 研究会情報 | |
| 研究会 | CPSY DC IPSJ-SLDM IPSJ-EMB |
| 開催期間 | 2011-03-18 - 2011-03-19 |
| 開催地（和） | 宮古島マリンターミナル（まりんぴあ宮古） |
| 開催地（英） | |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2011 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2011-03-CPSY-DC-SLDM-EMB |
| 本文の言語 | 日本語 |
| タイトル（和） | 単一磁束量子論理回路のためのタイミング故障のモデル化とテスト手法の検討 |
| サブタイトル（和） | |
| タイトル（英） | Modeling of Timing Faults and Test Generation for Single Flux Quantum Logic Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 単一磁束量子回路 / Single flux quantum circuit |
| キーワード(2)（和/英） | SFQ回路 / SFQ circuit |
| キーワード(3)（和/英） | テスト / testing |
| キーワード(4)（和/英） | タイミング故障 / timing fault |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鬼頭 信貴 / Nobutaka Kito / キトウ ノブタカ |
| 第1著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 高木 一義 / Kazuyoshi Takagi / タカギ カズヨシ |
| 第2著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 高木 直史 / Naofumi Takagi / タカギ ナオフミ |
| 第3著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-03-18 10:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | CPSY2010-74, DC2010-73 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.473(CPSY), no.474(DC) |
| ページ範囲 | pp.51-56 |
| ページ数 | 6 |
| 発行日 | 2011-03-11 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]