ご案内 入会して研究会活動をもっとお得に!研究会参加費・年間登録費が会員価格になります。
お知らせ 【重要】研究会参加費の支払いおよび原稿アップロード手続きの変更に関するご案内
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-04-22 14:35
電源系デカップリングによる暗号用FPGAのサイドチャネル攻撃耐性向上
天野哲夫五百旗頭健吾豊田啓孝岡山大EMCJ2011-4
抄録 (和) 暗号IC から漏れ出す高周波電源電流などの副次的な情報から暗号を解読するサイドチャネル攻撃が問題になっている.本報告では,この問題のハードウェア的な対策技術として電源系デカップリングの有効性を実験により確認した.デカップリング回路はキャパシタとインダクタで構成し,デカップリングしない場合も含め3 つの条件を試行した.実験にはサイドチャネル標準評価基板SASEBO-G を用い,AES(Advanced Encryption Standard) 暗号処理中に電源線を流れる高周波電源電流をカレントプローブで観測した.取得した30,000 波形に対し相関電力解析(Correlation Power Analysis: CPA) を行った.その結果,2 つのデカップリング条件のうち1 つでサイドチャネル攻撃耐性が向上した.もうひとつの条件では変化がなかった.取得波形のスペクトルを調査した結果,耐性が向上した条件ではFPGA (Field-Programmable Gate Array) のクロック周波数より低周波の全域で高周波電源電流が低減されていた.また、この電源電流低減がデカップリングの結果であることを回路シミュレーションにより確認した。 
(英) Side-channel attack is a cryptanalytic attack by means of radio frequency (RF) power current from cryptographic IC. On-board decoupling was examined experimentally in two decoupling conditions and the default no-decoupling condition to prove its usefulness as a countermeasure against the side-channel attack. The RF power current of a cryptographic FPGA (Field-Programmable Gate Array) was decoupled with a decoupling circuit. The decoupling circuit was installed in the power distribution network of the cryptographic FPGA on a Side-channel attack standard evaluation board, SASEBO-G. The RF power current which was generated as the FPGA was operating an AES (Advanced Encryption Standard) encryption process was detected with a current probe on power cables. The current detection was repeated until 30,000 waveforms were obtained in each decoupling conditions. The waveforms were analyzed statistically by the correlation power analysis (CPA). CPA results showed that one of the decoupling circuits improved tolerance of the FPGA to the side-channel attack, while the other decoupling circuit hardly change the tolerance. Noticeable difference between the two decoupling circuits appeared in the frequency range below the frequency of the FPGA clock. The RF power current was reduced all over the lower range in the decoupling condition the tolerance improved. The RF power current reduction was proved to be a result of the decoupling by circuit simulations.
キーワード (和) 暗号 / サイドチャネル攻撃 / デカップリングキャパシタ / デカップリングインダクタ / AES / CPA / /  
(英) Cryptograph / Side-channel attacks / Decoupling capacitor / Decoupling inductor / AES / CPA / /  
文献情報 信学技報, vol. 111, no. 18, EMCJ2011-4, pp. 19-24, 2011年4月.
資料番号 EMCJ2011-4 
発行日 2011-04-15 (EMCJ) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード EMCJ2011-4

研究会情報
研究会 EMCJ  
開催期間 2011-04-22 - 2011-04-22 
開催地(和) 兵庫県立大学 
開催地(英) University of Hyogo 
テーマ(和) 対策,EMC,一般 
テーマ(英) Countermeasure, EMC, etc. 
講演論文情報の詳細
申込み研究会 EMCJ 
会議コード 2011-04-EMCJ 
本文の言語 日本語 
タイトル(和) 電源系デカップリングによる暗号用FPGAのサイドチャネル攻撃耐性向上 
サブタイトル(和)  
タイトル(英) Decoupling of Power Distribution Network to Improve Tolerance of Side-Channel Attacks in Cryptographic FPGA 
サブタイトル(英)  
キーワード(1)(和/英) 暗号 / Cryptograph  
キーワード(2)(和/英) サイドチャネル攻撃 / Side-channel attacks  
キーワード(3)(和/英) デカップリングキャパシタ / Decoupling capacitor  
キーワード(4)(和/英) デカップリングインダクタ / Decoupling inductor  
キーワード(5)(和/英) AES / AES  
キーワード(6)(和/英) CPA / CPA  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 天野 哲夫 / Tetsuo Amano / アマノ テツオ
第1著者 所属(和/英) 岡山大学 (略称: 岡山大)
Okayama University (略称: Okayama Univ.)
第2著者 氏名(和/英/ヨミ) 五百旗頭 健吾 / Kengo Iokibe / イオキベ ケンゴ
第2著者 所属(和/英) 岡山大学 (略称: 岡山大)
Okayama University (略称: Okayama Univ.)
第3著者 氏名(和/英/ヨミ) 豊田 啓孝 / Yoshitaka Toyota / トヨタ ヨシタカ
第3著者 所属(和/英) 岡山大学 (略称: 岡山大)
Okayama University (略称: Okayama Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2011-04-22 14:35:00 
発表時間 25分 
申込先研究会 EMCJ 
資料番号 EMCJ2011-4 
巻番号(vol) vol.111 
号番号(no) no.18 
ページ範囲 pp.19-24 
ページ数
発行日 2011-04-15 (EMCJ) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会