お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-09-26 15:30
Preemptive Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs - Hardware and Reconfiguration Layers
Krzysztof JozwikShinya HondaNagoya Univ.)・Hiroyuki TomiyamaRitsumeikan Univ.)・Hiroaki TakadaNagoya Univ.RECONF2011-29
抄録 (和) Preemption techniques for HW (hardware) tasks
have been studied in order to improve their responsiveness
and to allow implementation of a blocking call within a task.
In order to support preemption of HW tasks at a level of
a conventional software multitasking OS, context saving and
restoring mechanisms must be implemented in hardware and
appropriate software programming interface, abstracting their
implementation details, provided. This paper presents a solution
for efficient preemptive hardware multitasking on Xilinx Virtex
FPGAs. It comprises an embedded system framework and design
flow back-end tools which automate generation of preemptable
HW tasks and configuration files used by the framework. The
framework features in a high-speed reconfiguration/readback
controller and a low-footprint configuration layer. The layer
provides an easy-to-use API (Application Programming Interface)
facilitating management of the preemption process, which
could be used as a base of a fully fledged preemptive SW/HW
multitasking OS. The framework has been implemented on top
of the Virtex-4 FPGAs and showed promising results. 
(英) Preemption techniques for HW (hardware) tasks
have been studied in order to improve their responsiveness
and to allow implementation of a blocking call within a task.
In order to support preemption of HW tasks at a level of
a conventional software multitasking OS, context saving and
restoring mechanisms must be implemented in hardware and
appropriate software programming interface, abstracting their
implementation details, provided. This paper presents a solution
for efficient preemptive hardware multitasking on Xilinx Virtex
FPGAs. It comprises an embedded system framework and design
flow back-end tools which automate generation of preemptable
HW tasks and configuration files used by the framework. The
framework features in a high-speed reconfiguration/readback
controller and a low-footprint configuration layer. The layer
provides an easy-to-use API (Application Programming Interface)
facilitating management of the preemption process, which
could be used as a base of a fully fledged preemptive SW/HW
multitasking OS. The framework has been implemented on top
of the Virtex-4 FPGAs and showed promising results.
キーワード (和) run-time reconfiguration / dynamic reconfiguration / FPGA / / / / /  
(英) run-time reconfiguration / dynamic reconfiguration / FPGA / / / / /  
文献情報 信学技報, vol. 111, no. 218, RECONF2011-29, pp. 43-48, 2011年9月.
資料番号 RECONF2011-29 
発行日 2011-09-19 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2011-29

研究会情報
研究会 RECONF  
開催期間 2011-09-26 - 2011-09-27 
開催地(和) 名古屋大学(NCES) 
開催地(英) Nagoya Univ. 
テーマ(和) リコンフィギャラブルシステム、一般 
テーマ(英) Reconfigurable Systems, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2011-09-RECONF 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) Preemptive Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs - Hardware and Reconfiguration Layers 
サブタイトル(英)  
キーワード(1)(和/英) run-time reconfiguration / run-time reconfiguration  
キーワード(2)(和/英) dynamic reconfiguration / dynamic reconfiguration  
キーワード(3)(和/英) FPGA / FPGA  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) Krzysztof Jozwik / Krzysztof Jozwik /
第1著者 所属(和/英) Nagoya University (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第2著者 氏名(和/英/ヨミ) Shinya Honda / Shinya Honda /
第2著者 所属(和/英) Nagoya University (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第3著者 氏名(和/英/ヨミ) Hiroyuki Tomiyama / Hiroyuki Tomiyama /
第3著者 所属(和/英) Ritsumeikan University (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第4著者 氏名(和/英/ヨミ) Hiroaki Takada / Hiroaki Takada /
第4著者 所属(和/英) Nagoya University (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2011-09-26 15:30:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2011-29 
巻番号(vol) vol.111 
号番号(no) no.218 
ページ範囲 pp.43-48 
ページ数
発行日 2011-09-19 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会