講演抄録/キーワード |
講演名 |
2011-09-26 13:30
LUT間の入力共有に基づく小面積論理クラスタ構造の一提案 ○高橋知也・井上万輝・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大) RECONF2011-25 |
抄録 |
(和) |
クラスタベースFPGAは,基本論理セルであるLUTを複数もつ論理クラスタから構成される.
論理クラスタ内では,各LUTはローカル配線によって接続されている.
しかし,ローカル配線はリソースが非常に多く,論理クラスタ内に占める面積の割合も大きいため,FPGA全体の面積に大きな影響を与えている.
そこで本稿ではローカル配線のリソース量削減を目的とし,LUT間の入力ピンを共有した論理クラスタ構造を提案する.
LUT間の入力共有により,個々のLUTに対して配線リソースを用意する必要がなく,結果としてリソース削減につながる.
ベンチマーク回路を実装した結果,従来のクラスタ構造に比べてFPGAの総面積を平均5%,最大16%削減することができた. |
(英) |
Cluster-based FPGAs are composed of logic clusters having LUTs which are basic logic elements.
At each of logic clusters, LUTs are connected by a network of local routing wires.
This network has a large number of wires and accounts for major area of FPGA.
Thus, it is important to reduce local routing wires in the FPGA.
In this paper, we propose a novel cluster structure which shares the input pins among several LUTs.
The input sharing LUTs requires only a few routing resources and therefore reduces the amount of wires.
As a result, FPGA area is decreased by 5% on average and 16% at maximum as compared with a conventional cluster structure. |
キーワード |
(和) |
クラスタベースFPGA / 論理クラスタ / ローカル配線 / / / / / |
(英) |
cluster-based FPGA / logic clusters / local routing networks / / / / / |
文献情報 |
信学技報, vol. 111, no. 218, RECONF2011-25, pp. 19-24, 2011年9月. |
資料番号 |
RECONF2011-25 |
発行日 |
2011-09-19 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2011-25 |