| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-09-27 13:45 データを直接回路化したパターン認識装置の性能比較評価 ○佐藤祐輔・安永守利・相部範之（筑波大）  RECONF2011-39 |
|
| 抄録 | （和） | 我々は超高速(ナノ秒オーダ)なパターン認識装置の実利用を目的としてDDI(Direct Data Implementation)方式を提案している．DDIは既知のパターンを直接論理回路として埋め込むことでサンプルパターンと同数の並列度を有するパターン認識専用回路を構成できる手法である．本報告では、前回の報告で試作したFPGAの消費電力測定用ボードを用いた消費電力評価に加え、処理速度、回路規模を含めたDDIの性能評価を行った．その結果、DDIは従来の並列処理によるパターン認識回路に比べてパターン認識処理に必要なエネルギーが約74分の1、処理速度は120倍、回路規模は約1.4倍であることがわかった． |
| （英） | We have proposed a novel architecture called “Direct Data Implementation (DDI)” aiming for a super high-speed recognition system. DDI is composed of dedicated circuits that have the same parallelism as the number of sample patterns by embedding known patterns directly to logic circuits. In this paper, we evaluated the power consumption, processing speed and circuit size of DDI implemented in the FPGAs on the prototype board made in the latest report. As a result, we have measured that DDI requires about 1/74 times less energy ,120 times higher processing speed and about 1.4 times larger circuit size than the traditional parallel pattern recognition circuits. | |
| キーワード | （和） | FPGA / パターン認識 / 並列処理 / 消費電力 / 回路規模 / 処理速度 / / |
| （英） | FPGA / Pattern Recognition / Parallel Processing / Power Consumption / Circuit Size / Processing Speed / / | |
| 文献情報 | 信学技報, vol. 111, no. 218, RECONF2011-39, pp. 99-104, 2011年9月. | |
| 資料番号 | RECONF2011-39 | |
| 発行日 | 2011-09-19 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2011-39 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2011-09-26 - 2011-09-27 |
| 開催地（和） | 名古屋大学(NCES) |
| 開催地（英） | Nagoya Univ. |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2011-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | データを直接回路化したパターン認識装置の性能比較評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance Comparison of the Pattern-Recognition Hardware Using Data-Direct-Implementation Approach |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | パターン認識 / Pattern Recognition |
| キーワード(3)（和/英） | 並列処理 / Parallel Processing |
| キーワード(4)（和/英） | 消費電力 / Power Consumption |
| キーワード(5)（和/英） | 回路規模 / Circuit Size |
| キーワード(6)（和/英） | 処理速度 / Processing Speed |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 佐藤 祐輔 / Yusuke Sato / サトウ ユウスケ |
| 第1著者 所属（和/英） | 筑波大学 (略称： 筑波大) University of Tsukuba (略称： Univ. of Tsukuba) |
| 第2著者 氏名（和/英/ヨミ） | 安永 守利 / Moritoshi Yasunaga / ヤスナガ モリトシ |
| 第2著者 所属（和/英） | 筑波大学 (略称： 筑波大) University of Tsukuba (略称： Univ. of Tsukuba) |
| 第3著者 氏名（和/英/ヨミ） | 相部 範之 / Noriyuki Aibe / アイベ ノリユキ |
| 第3著者 所属（和/英） | 筑波大学 (略称： 筑波大) University of Tsukuba (略称： Univ. of Tsukuba) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-09-27 13:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2011-39 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.218 |
| ページ範囲 | pp.99-104 |
| ページ数 | 6 |
| 発行日 | 2011-09-19 (RECONF) |
[研究会発表申込システムのトップページに戻る]