| 講演抄録/キーワード |
| 講演名 |
2011-11-10 13:00
[招待講演]3次元積層を可能にするPoly-Siトランジスタ駆動の相変化メモリ ○笹子佳孝・木下勝治・峯邑浩行・安齋由美子・田井光春・黒土健三・森田精一・高橋俊和・高濱 高・森本忠雄・峰 利之・島 明生・小林 孝(日立) SDM2011-117 |
| 抄録 |
(和) |
ポリシリコントランジスタ駆動の相変化メモリを作製した。チャネルシリコン上に相変化材料を直接成膜したメモリセル構造により、リセット電流を45 μAまで低減できた。開発した相変化メモリは、Si基板上の選択デバイスではなくポリシリコントランジスタを選択デバイスに用いているため3次元積層が可能である。メモリセルごとのコンタクト孔が無いのでメモリセルサイズを4F2に縮小できる上、必要なプロセス工程数も少ないので低コスト化に適している。リセット電流が45 μAと低いため並列書込みによるデータ転送速度向上に適している。開発した3次元積層可能な相変化メモリによって低ビットコスト化とギガバイト/秒の高速データ転送が実現可能になる。 |
| (英) |
A phase-change memory (PCM) driven by poly-Si MOS transistors was fabricated. The thin phase-change-material layer deposited directly on the channel silicon layer in the PCM enables low-current reset operation (45 μA). A con-tactless simple cell structure makes it possible to reduce the cell size to 4F2 and the number of process steps. This memory-cell configuration enables both a poly-Si MOS-driven stackable memory array and large degree programming parallelization. Both low cost and gigabyte-per-second programming throughput are thus made possible by this stackable phase-change memory. |
| キーワード |
(和) |
相変化メモリ / ポリシリコントランジスタ / 積層可能 / 3次元 / / / / |
| (英) |
phase-change memory / poly-Si MOS transistor / stackable / three-dimensional / / / / |
| 文献情報 |
信学技報, vol. 111, no. 281, SDM2011-117, pp. 11-15, 2011年11月. |
| 資料番号 |
SDM2011-117 |
| 発行日 |
2011-11-03 (SDM) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
SDM2011-117 |